PATENT ABSTRACTS OF JAPAN

JPA11-146155

(11) Publication number: 11146155 A

(43) Date of publication of application: 28.05.99

(51) Int. CI

H04N 1/19 H04N 1/21 H04N 1/40

(21) Application number: 09311876

(22) Date of filing: 13.11.97

(71) Applicant:

TOSHIBA CORP

(72) Inventor:


IWAI KENICHI

(54) PHOTOELECTRIC CONVERTER, PHOTOELECTRIC CONVERSION METHOD, IMAGE INFORMATION PROCESSING UNIT, IMAGE INFORMATION PROCESSING METHOD AND IMAGE FORMING DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To correct deviation in image data with respect to image density and to align signal arrangement of the image data in the case of using a 4- channel output CCD.

SOLUTION: In a high speed scanner control ASIC 135, an output signal from a 4-channel output CCD is processed by a preprocessing system, image data received from A/D converters 133, 134 in the pre-processing system are corrected by shading correction circuits 141-144 via a bus width conversion circuit 140, signal deviation of image data with respect to image density is corrected by a left-right correction circuit 160, bits are inverted by bit inversion circuits 161-164 and a raster conversion circuit 165 aligns data signal arrangement.



THIS PACE BLANK USTO

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-146155

(43)公開日 平成11年(1999)5月28日

(51) Int. Cl. 6	識別記号	FΙ			
HO4N 1/19		H04N 1/04	103	Z	•
1/21		1/21			
1/40		1/40	101	Z	

審査請求 未請求 請求項の数27 OL (全37頁)


(21)出願番号 特願平9-311876 (71)出願人 000003078 株式会社東芝 株式会社東芝 神奈川県川崎市幸区堀川町72番地 (72)発明者 岩井 謙一 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内 (74)代理人 弁理士 鈴江 武彦 (外6名)

(54) 【発明の名称】光電変換装置、光電変換方法、画像情報処理装置、画像情報処理方法、および画像形成装置

(57)【要約】

【課題】 4 チャンネル出力 C C D を用いた際の画像濃度 に対する画像データの偏差補正と画像データの信号配列 を整列化する。

【解決手段】高速スキャナ制御ASIC135において、4チャンネル出力CCDからの出力信号が前処理システムで処理されて前処理システムのA/Dコンバータ133、134から入力される画像データをバス幅変換回路140を介してシェーディング補正回路141~144で補正処理した後、左右補正回路160で画像濃度に対する画像データの信号の偏差を補正し、ビット反転回路161~164でビット反転した後、ラスタ変換回路165で画像データの信号配列を整列化する。



【特許請求の範囲】

光画像情報を受光して光電変換した電位 【請求項1】 信号を1ラインの素子に蓄積する蓄積手段と、

1

この蓄積手段に蓄積した電気信号を前記1ラインの素子 のうちラインの第1の方向の端部から偶数おきに出力 し、前記1ラインの素子のうち前記第1の方向の端部か ら奇数おきに出力し、前記1ラインの素子のうち前記第 1の方向と反対の第2の方向から偶数おきに出力し、前 記1ラインの素子のうち前記第2の方向の端部から奇数 おきに出力する出力手段と、

を具備したことを特徴とする光電変換装置。

【請求項2】 前記出力手段は、前記1ラインの素子の うち前記第1の方向の端部から奇数おき、前記第2の方 向の端部から奇数おき、前記第1の方向から偶数おき、 前記第2の方向から偶数おきの順番に出力することを特 徴とする請求項1記載の光電変換装置。

【請求項3】 光画像情報を受光して光電変換した電気 信号を1ラインの素子に蓄積する蓄積手段と、

この蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうちラインの第1の方向の端部から偶数おき 20 に蓄積された電気信号を保持する第1の保持手段と、

前記蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうちラインの第1の方向の端部から奇数おき に蓄積された電気信号を保持する第2の保持手段と、

前記蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうち前記第1の方向と反対のラインの第2の 方向の端部から偶数おきに蓄積された電気信号を保持す る第3の保持手段と、

前記蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうち前記第1の方向と反対のラインの第2の 30 方向の端部から奇数おきに蓄積された電気信号を保持す る第4の保持手段と、

を具備したことを特徴とする光電変換装置。

【請求項4】 光画像情報を受光して光電変換した電気 信号を1ラインの素子に蓄積する蓄積手段と、

この蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうちラインの第1の方向の端部から偶数おき に蓄積された電気信号を保持する第1の保持手段と、

前記蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうちラインの第1の方向の端部から奇数おき 40 に蓄積された電気信号を保持する第2の保持手段と、

前記蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうち前記第1の方向と反対のラインの第2の 方向の端部から偶数おきに蓄積された電気信号を保持す る第3の保持手段と、

前記蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうち前記第1の方向と反対のラインの第2の 方向の端部から奇数おきに蓄積された電気信号を保持す る第4の保持手段と、

前記第1の保持手段、第2の保持手段、第3の保持手

段、第4の保持手段にそれぞれ保持されている信号を所 定の順序に並べ替えて出力する制御手段と、

を具備したことを特徴とする光電変換装置。

【請求項5】 光画像情報を受光して光電変換した電気 信号を1ラインの素子に蓄積するステップと、

蓄積された電気信号を前記1ラインの素子のうちライン の第1の方向の端部から偶数おきに出力するステップ

蓄積された電気信号を前記1ラインの素子のうち前記第 10 1の方向の端部から奇数おきに出力するステップと、

蓄積された電気信号を前記1ラインの素子のうち前記第 1の方向と反対の第2の方向から偶数おきに出力するス テップと、

蓄積された電気信号を前記1ラインの素子のうち前記第 2の方向の端部から奇数おきに出力するステップと、 からなることを特徴とする光電変換方法。

【請求項6】 光画像情報を受光して光電変換した電気 信号を1ラインの素子に蓄積するステップと、

蓄積された電気信号を前記1ラインの素子のうちライン の第1の方向の端部から偶数おきに第1の信号として出 力するステップと、

蓄積された電気信号を前記1ラインの素子のうち前記第 1の方向の端部から奇数おきに第2の信号として出力す るステップと、

蓄積された電気信号を前記1ラインの素子のうち前記第 1の方向と反対の第2の方向から偶数おきに第3の信号 として出力するステップと、

蓄積された電気信号を前記1ラインの素子のうち前記第 2の方向の端部から奇数おきに第4の信号として出力す るステップと、

前記第1乃至第4の信号を所定の順序に並べ替えて出力 するステップと、

からなることを特徴とする光電変換方法。

【請求項7】 光画像情報を受光して光電変換した電気 信号を1ラインの素子に蓄積する蓄積手段と、

この蓄積手段に蓄積した電気信号を前記1ラインの素子 のうちラインの第1の方向の端部から偶数おきに出力

し、前記1ラインの素子のうち前記第1の方向の端部か ら奇数おきに出力し、前記1ラインの素子のうち前記第 1の方向と反対の第2の方向から偶数おきに出力し、前 記1ラインの素子のうち前記第2の方向の端部から奇数 おきに出力する出力手段と、

この出力手段から出力される出力信号のうち、前記ライ ンの第1の方向の端部から奇数おきに出力された第1の 信号と、前記ラインの第2の方向の端部から奇数おきに 出力された第2の信号のうち前記蓄積手段のラインの中 央位置に相当する双方の信号が一致するように、前記第 1の信号および前記第2の信号のどちらか一方を補正す る第1の補正手段と、

50 前記出力手段から出力される出力信号のうち、前記ライ

ンの第1の方向の端部から偶数おきに出力された第3の信号と、前記ラインの第2の方向の端部から偶数おきに出力された第4の信号のうち前記蓄積手段のラインの中央位置に相当する双方の信号が一致するように、前記第3の信号および前記第4の信号のどちらか一方を補正する第2の補正手段と、

を具備したことを特徴とする画像情報処理装置。

【請求項8】 光画像情報を受光して光電変換した電気 信号を1ラインの素子に蓄積する蓄積手段と、

この蓄積手段に蓄積した電気信号を前記1ラインの素子 10 のうちラインの第1の方向の端部から偶数おきに出力し、前記1ラインの素子のうち前記第1の方向の端部から奇数おきに出力し、前記1ラインの素子のうち前記第1の方向と反対の第2の方向から偶数おきに出力し、前記1ラインの素子のうち前記第2の方向の端部から奇数おきに出力する出力手段と、

この出力手段から出力された信号に対してシェーディング補正を行うシェーディング補正手段と、

このシェーディング補正手段によりシェーディング補正を施された信号に対して、前記ラインの第1の方向の端 20 部から奇数おきに出力された第1の信号と、前記ラインの第2の方向の端部から奇数おきに出力された第2の信号のうち前記蓄積手段のラインの中央位置に相当する双方の信号が一致するように、前記第1の信号および前記第2の信号のどちらか一方を補正する第1の補正手段と、

前記シェーディング補正手段によりシェーディング補正 を施された信号に対して、前記ラインの第1の方向の端 部から偶数おきに出力された第3の信号と、前記ライン の第2の方向の端部から偶数おきに出力された第4の信 30 号のうち前記蓄積手段のラインの中央位置に相当する双 方の信号が一致するように、前記第3の信号および前記 第4の信号のどちらか一方を補正する第2の補正手段 と、

を具備したことを特徴とする画像情報処理装置。

【請求項9】 光画像情報を受光して光電変換した信号を1ラインの素子に蓄積する蓄積手段と、

この蓄積手段に蓄積した電気信号を前記1ラインの素子のうちラインの第1の方向の端部から偶数おきに出力し、前記1ラインの素子のうち前記第1の方向の端部か 40 ら奇数おきに出力し、前記1ラインの素子のうち前記第1の方向と反対の第2の方向から偶数おきに出力し、前記1ラインの素子のうち前記第2の方向の端部から奇数おきに出力する出力手段と、

この出力手段から出力された信号に対してシェーディング補正を行うシェーディング補正手段と、

このシェーディング補正手段によりシェーディング補正 が施された信号に対して、前記蓄積手段の1ライン中に おける信号のばらつきを補正する処理を指示する指示手 段と、 この指示手段により信号のばらつきを補正する処理が指示されているとき、前記シェーディング補正手段によりシェーディング補正を施された信号に対して、前記ラインの第1の方向の端部から奇数おきに出力された第1の信号と、前記ラインの第2の方向の端部から奇数おきに出力された第2の信号のうち前記蓄積手段のラインの中央位置に相当する双方の信号が一致するように、前記第1の信号および前記第2の信号のどちらか一方を補正する第1の補正手段と、

前記指示手段により信号のばらつきを補正する処理が指示されているとき、前記シェーディング補正手段によりシェーディング補正を施された信号に対して、前記ラインの第1の方向の端部から偶数おきに出力された第3の信号と、前記ラインの第2の方向の端部から偶数おきに出力された第4の信号のうち前記蓄積手段のラインの中央位置に相当する双方の信号が一致するように、前記第3の信号および前記第4の信号のどちらか一方を補正する第2の補正手段と、

を具備することを特徴とする画像情報処理装置。

おきに出力する出力手段と、

【請求項10】 光画像情報を受光して光電変換した電気信号を1ラインの素子に蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号を前記1ラインの素子のうちラインの第1の方向の端部から偶数おきに出力し、前記1ラインの素子のうち前記第1の方向の端部から奇数おきに出力し、前記1ラインの素子のうち前記第1の方向と反対の第2の方向から偶数おきに出力し、前記1ラインの素子のうち前記第2の方向の端部から奇数

この出力手段から出力される出力信号のうち、前記ラインの第1の方向の端部から奇数おきに出力された第1の信号と、前記ラインの第2の方向の端部から奇数おきに出力された第2の信号を増幅する第1の増幅器と、

前記出力手段から出力される出力信号のうち、前記ラインの第1の方向の端部から偶数おきに出力された第3の信号と、前記ラインの第2の方向の端部から偶数おきに出力された第4の信号を増幅する第2の増幅器と、

を具備することを特徴とする画像情報処理装置。

【請求項11】 光画像情報を受光して光電変換した電気信号を1ラインの素子に蓄積する蓄積手段と、

この蓄積手段に蓄積した電気信号を前記1ラインの素子のうちラインの第1の方向の端部から偶数おきに出力し、前記1ラインの素子のうち前記第1の方向の端部から奇数おきに出力し、前記1ラインの素子のうち前記第1の方向と反対の第2の方向から偶数おきに出力し、前記1ラインの素子のうち前記第2の方向の端部から奇数おきに出力する出力手段と、

この出力手段から出力される出力信号のうち、前記ラインの第1の方向の端部から奇数おきに出力された第1の信号と、前記ラインの第2の方向の端部から奇数おきに出力された第2の信号を増幅する第1の増幅器と、

前記出力手段から出力される出力信号のうち、前記ラインの第1の方向の端部から偶数おきに出力された第3の信号と、前記ラインの第2の方向の端部から偶数おきに出力された第4の信号を増幅する第2の増幅器と、

前記第1の増幅器により増幅された前記第1の信号と前記第2の信号のうち前記蓄積手段のラインの中央位置に相当する双方の信号が一致するように、前記第1の信号および前記第2の信号のどちらか一方を補正する第1の補正手段と、

前記第2の増幅器により増幅された前記第3の信号と前 10 記第4の信号のうち前記蓄積手段のラインの中央位置に 相当する双方の信号が一致するように、前記第3の信号 および前記第4の信号のどちらか一方を補正する第2の 補正手段と、

を具備したことを特徴とする画像情報処理装置。

【請求項12】 前記第1の補正手段は第1の信号および第2の信号のうちいずれか一方の信号を固定して、他方の信号を前記固定した信号に合わせるように補正し、前記第2の補正手段は前記第3の信号および第4の信号のうちいずれか一方の信号を固定して、他方の信号を前20記固定した信号に合わせるように補正する請求項7、8、9、11に記載の画像情報処理装置。

【請求項13】 光画像情報を受光して光電変換した電気信号を1ラインの素子に蓄積し、この蓄積された電気信号のうち、前記1ラインの素子のうちラインの第1の方向の端部から偶数おきに蓄積された電気信号を保持し、前記蓄積された電気信号を保持し、前記蓄積された電気信号のうち、前記1ラインの素子のうちラインの第1の方向の端部から奇数おきに蓄積された電気信号を保持し、前記蓄積された電気信号のうち、前記1ラインの素子のうち前記第1の方向と反対のラインの第2の方向の端部から偶数おきに蓄積された電気信号を保持し、前記蓄積された電気信号のうち、前記1ラインの素子のうち前記第1の方向と反対のラインの第2の方向の端部から奇数おきに蓄積された電気信号を保持するようにしたことを特徴とする光電変換方法。

【請求項14】 光画像情報を受光して光電変換した電気信号を1ラインの素子に蓄積し、この蓄積された電気信号のうち、前記1ラインの素子のうちラインの第1の方向の端部から偶数おきに蓄積された電気信号を保持し、前記蓄積された電気信号のうち、前記1ラインの素40子のうちラインの第1の方向の端部から奇数おきに蓄積された電気信号を保持し、前記蓄積された電気信号のうち、前記1ラインの素子のうち前記第1の方向と反対のラインの第2の方向の端部から偶数おきに蓄積された電気信号を保持し、前記蓄積された電気信号のうち、前記1ラインの素子のうち前記第1の方向と反対のラインの第2の方向の端部から奇数おきに蓄積された電気信号を保持し、前記それぞれ保持されている信号を所定の順序に並べ替えて出力するようにしたことを特徴とする光電変換方法。

【請求項15】 光画像情報を受光して光電変換した電 気信号を1ラインの素子に蓄積し、この蓄積した電気信 号を前記1ラインの素子のうちラインの第1の方向の端 部から偶数おきに出力し、前記1ラインの素子のうち前 記第1の方向の端部から奇数おきに出力し、前記1ライ ンの素子のうち前記第1の方向と反対の第2の方向から 偶数おきに出力し、前記1ラインの素子のうち前記第2 の方向の端部から奇数おきに出力し、この出力される出 力信号のうち、前記ラインの第1の方向の端部から奇数 おきに出力された第1の信号と、前記ラインの第2の方 向の端部から奇数おきに出力された第2の信号のうち前 記1ラインの素子の中央位置に相当する双方の信号が一 致するように、前記第1の信号および前記第2の信号の どちらか一方を補正し、前記出力される出力信号のう ち、前記ラインの第1の方向の端部から偶数おきに出力 された第3の信号と、前記ラインの第2の方向の端部か ら偶数おきに出力された第4の信号のうち前記1ライン の素子の中央位置に相当する双方の信号が一致するよう に、前記第3の信号および前記第4の信号のどちらかー 方を補正するようにしたことを特徴とする画像情報処理 方法。

【請求項16】 光画像情報を受光して光電変換した電 気信号を1ラインの素子に蓄積し、この蓄積した電気信 号を前記1ラインの素子のうちラインの第1の方向の端 部から偶数おきに出力し、前記1ラインの素子のうち前 記第1の方向の端部から奇数おきに出力し、前記1ライ ンの素子のうち前記第1の方向と反対の第2の方向から 偶数おきに出力し、前記1ラインの素子のうち前記第2 の方向の端部から奇数おきに出力し、この出力された信 号に対してシェーディング補正を行い、このシェーディ ング補正を施された信号に対して、前記ラインの第1の 方向の端部から奇数おきに出力された第1の信号と、前 記ラインの第2の方向の端部から奇数おきに出力された 第2の信号のうち前記1ラインの素子の中央位置に相当 する双方の信号が一致するように、前記第1の信号およ び前記第2の信号のどちらか一方を補正し、前記シェー ディング補正を施された信号に対して、前記ラインの第 1の方向の端部から偶数おきに出力された第3の信号 と、前記ラインの第2の方向の端部から偶数おきに出力 された第4の信号のうち前記1ラインの素子の中央位置 に相当する双方の信号が一致するように、前記第3の信 号および前記第4の信号のどちらか一方を補正するよう にしたことを特徴とする画像情報処理方法。

【請求項17】 光画像情報を受光して光電変換した信号を1ラインの素子に蓄積し、この蓄積した電気信号を前記1ラインの素子のうちラインの第1の方向の端部から偶数おきに出力し、前記1ラインの素子のうち前記第1の方向の端部から奇数おきに出力し、前記1ラインの素子のうち前記第1の方向と反対の第2の方向から偶数おきに出力し、前記1ラインの素子のうち前記第2の方

向の端部から奇数おきに出力し、この出力された信号に 対してシェーディング補正を行い、前記シェーディング 補正が施された信号に対して、前記ライン中における信 号のばらつきを補正する処理を指示し、信号のばらつき を補正する処理が指示されているとき、前記シェーディ ング補正を施された信号に対して、前記ラインの第1の 方向の端部から奇数おきに出力された第1の信号と、前 記ラインの第2の方向の端部から奇数おきに出力された 第2の信号のうち前記1ラインの素子の中央位置に相当 する双方の信号が一致するように、前記第1の信号およ 10 び前記第2の信号のどちらか一方を補正し、前記信号の ばらつきを補正する処理が指示されているとき、前記シ ェーディング補正を施された信号に対して、前記ライン の第1の方向の端部から偶数おきに出力された第3の信 号と、前記ラインの第2の方向の端部から偶数おきに出 力された第4の信号のうち前記1ラインの素子の中央位 置に相当する双方の信号が一致するように、前記第3の 信号および前記第4の信号のどちらか一方を補正するよ うにしたことを特徴とする画像情報処理方法。

【請求項18】 光画像情報を受光して光電変換した電 20 気信号を1ラインの素子に蓄積し、この蓄積した電気信 号を前記1ラインの素子のうちラインの第1の方向の端 部から偶数おきに出力し、前記1ラインの素子のうち前 記第1の方向の端部から奇数おきに出力し、前記1ライ ンの素子のうち前記第1の方向と反対の第2の方向から 偶数おきに出力し、前記1ラインの素子のうち前記第2 の方向の端部から奇数おきに出力し、この出力される出 力信号のうち、前記ラインの第1の方向の端部から奇数 おきに出力された第1の信号と、前記ラインの第2の方 向の端部から奇数おきに出力された第2の信号を増幅 し、前記出力される出力信号のうち、前記ラインの第1 の方向の端部から偶数おきに出力された第3の信号と、 前記ラインの第2の方向の端部から偶数おきに出力され た第4の信号を増幅するようにしたことを特徴とする画 像情報処理方法。

【請求項19】 光画像情報を受光して光電変換した電 気信号を1ラインの素子に蓄積し、この蓄積した電気信 号を前記1ラインの素子のうちラインの第1の方向の端 部から偶数おきに出力し、前記1ラインの素子のうち前 記第1の方向の端部から奇数おきに出力し、前記1ライ 40 ンの素子のうち前記第1の方向と反対の第2の方向から 偶数おきに出力し、前記1ラインの素子のうち前記第2 の方向の端部から奇数おきに出力し、この出力される出 力信号のうち、前記ラインの第1の方向の端部から奇数 おきに出力された第1の信号と、前記ラインの第2の方 向の端部から奇数おきに出力された第2の信号を増幅 し、前記出力される出力信号のうち、前記ラインの第1 の方向の端部から偶数おきに出力された第3の信号と、 前記ラインの第2の方向の端部から偶数おきに出力され た第4の信号を増幅し、前記増幅された前記第1の信号 50 を具備したことを特徴とする画像形成装置。

と前記第2の信号のうち前記1ラインの素子の中央位置 に相当する双方の信号が一致するように、前記第1の信 号または前記第2の信号のどちらか一方を補正し、前記 増幅された前記第3の信号と前記第4の信号のうち前記 1ラインの素子の中央位置に相当する双方の信号が一致 するように、前記第3の信号または前記第4の信号のど ちらか一方を補正するようにしたことを特徴とする画像 情報処理方法。

【請求項20】 光画像情報を受光して光電変換した電 気信号を1ラインの素子に蓄積する蓄積手段と、 この蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうちラインの第1の方向の端部から偶数おき に蓄積された電気信号を保持する第1の保持手段と、 前記蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうちラインの第1の方向の端部から奇数おき に蓄積された電気信号を保持する第2の保持手段と、 前記蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうち前記第1の方向と反対のラインの第2の 方向の端部から偶数おきに蓄積された電気信号を保持す る第3の保持手段と、

前記蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうち前記第1の方向と反対のラインの第2の 方向の端部から奇数おきに蓄積された電気信号を保持す る第4の保持手段と、

上記第1の保持手段、第2の保持手段、第3の保持手 段、第4の保持手段に保持された信号に基づいて画像を 形成する画像形成手段と、

を具備したことを特徴とする画像形成装置。

【請求項21】 光画像情報を受光して光電変換した電 気信号を1ラインの素子に蓄積する蓄積手段と、 この蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうちラインの第1の方向の端部から偶数おき に蓄積された電気信号を保持する第1の保持手段と、 前記蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうちラインの第1の方向の端部から奇数おき に蓄積された電気信号を保持する第2の保持手段と、 前記蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうち前記第1の方向と反対のラインの第2の 方向の端部から偶数おきに蓄積された電気信号を保持す る第3の保持手段と、

前記蓄積手段に蓄積された電気信号のうち、前記1ライ ンの素子のうち前記第1の方向と反対のラインの第2の 方向の端部から奇数おきに蓄積された電気信号を保持す る第4の保持手段と、

前記第1の保持手段、第2の保持手段、第3の保持手 段、第4の保持手段にそれぞれ保持されている信号を所 定の順序に並べ替えて出力する制御手段と、

この制御手段から出力される信号に基づいて画像を形成 する画像形成手段と、

【請求項22】 光画像情報を受光して光電変換した電気信号を1ラインの素子に蓄積する蓄積手段と、

この蓄積手段に蓄積した電気信号を前記1ラインの素子のうちラインの第1の方向の端部から偶数おきに出力し、前記1ラインの素子のうち前記第1の方向の端部から奇数おきに出力し、前記1ラインの素子のうち前記第1の方向と反対の第2の方向から偶数おきに出力し、前記1ラインの素子のうち前記第2の方向の端部から奇数おきに出力する出力手段と、

この出力手段から出力される出力信号のうち、前記ライ 10 ンの第1の方向の端部から奇数おきに出力された第1の信号と、前記ラインの第2の方向の端部から奇数おきに出力された第2の信号のうち前記蓄積手段のラインの中央位置に相当する双方の信号が一致するように、前記第1の信号および前記第2の信号のどちらか一方を補正する第1の補正手段と、

前記出力手段から出力される出力信号のうち、前記ラインの第1の方向の端部から偶数おきに出力された第3の信号と、前記ラインの第2の方向の端部から偶数おきに出力された第4の信号のうち前記蓄積手段のラインの中 20 央位置に相当する双方の信号が一致するように、前記第3の信号および前記第4の信号のどちらか一方を補正する第2の補正手段と、

前記第1の補正手段で補正された前記第1の信号または 第2の信号と補正されない前記第1の信号または第2の 信号、および前記第2の補正手段で補正された前記第3 の信号または前記第4の信号と補正されない前記第3の 信号または前記第4の信号とに基づいて画像を形成する 画像形成手段と、

を具備したことを特徴とする画像形成装置。

【請求項23】 光画像情報を受光して光電変換した電気信号を1ラインの素子に蓄積する蓄積手段と、

この蓄積手段に蓄積した電気信号を前記1ラインの素子のうちラインの第1の方向の端部から偶数おきに出力し、前記1ラインの素子のうち前記第1の方向の端部から奇数おきに出力し、前記1ラインの素子のうち前記第1の方向と反対の第2の方向から偶数おきに出力し、前記1ラインの素子のうち前記第2の方向の端部から奇数おきに出力する出力手段と、

この出力手段から出力された信号に対してシェーディン 40 グ補正を行うシェーディング補正手段と、

このシェーディング補正手段によりシェーディング補正 を施された信号に対して、前記ラインの第1の方向の端 部から奇数おきに出力された第1の信号と、前記ライン の第2の方向の端部から奇数おきに出力された第2の信 号のうち前記蓄積手段のラインの中央位置に相当する双 方の信号が一致するように、前記第1の信号および前記 第2の信号のどちらか一方を補正する第1の補正手段 と、

前記シェーディング補正手段によりシェーディング補正 50 信号、および前記第2の補正手段で補正された前記第3

を施された信号に対して、前記ラインの第1の方向の端部から偶数おきに出力された第3の信号と、前記ラインの第2の方向の端部から偶数おきに出力された第4の信号のうち前記蓄積手段のラインの中央位置に相当する双方の信号が一致するように、前記第3の信号および前記第4の信号のどちらか一方を補正する第2の補正手段と、

10

前記第1の補正手段で補正された前記第1の信号または第2の信号と補正されない前記第1の信号または第2の信号、および前記第2の補正手段で補正された前記第3の信号または前記第4の信号と補正されない前記第3の信号または前記第4の信号とに基づいて画像を形成する画像形成手段と、

を具備したことを特徴とする画像形成装置。

【請求項24】 光画像情報を受光して光電変換した信号を1ラインの素子に蓄積する蓄積手段と、

この蓄積手段に蓄積した電気信号を前記1ラインの素子のうちラインの第1の方向の端部から偶数おきに出力し、前記1ラインの素子のうち前記第1の方向の端部から奇数おきに出力し、前記1ラインの素子のうち前記第1の方向と反対の第2の方向から偶数おきに出力し、前

1の方向と反対の第2の方向から偶数おきに出力し、前記1ラインの素子のうち前記第2の方向の端部から奇数 おきに出力する出力手段と、

この出力手段から出力された信号に対してシェーディング補正を行うシェーディング補正手段と、

前記シェーディング補正手段によりシェーディング補正 が施された信号に対して、前記蓄積手段の1ライン中に おける信号のばらつきを補正する処理を指示する指示手 段と、

30 この指示手段により信号のばらつきを補正する処理が指示されているとき、前記シェーディング補正手段によりシェーディング補正を施された信号に対して、前記ラインの第1の方向の端部から奇数おきに出力された第1の信号と、前記ラインの第2の方向の端部から奇数おきに出力された第2の信号のうち前記蓄積手段のラインの中央位置に相当する双方の信号が一致するように、前記第1の信号および前記第2の信号のどちらか一方を補正する第1の補正手段と、

前記指示手段により信号のばらつきを補正する処理が指示されているとき、前記シェーディング補正手段によりシェーディング補正を施された信号に対して、前記ラインの第1の方向の端部から偶数おきに出力された第3の信号と、前記ラインの第2の方向の端部から偶数おきに出力された第4の信号のうち前記蓄積手段のラインの中央位置に相当する双方の信号が一致するように、前記第3の信号および前記第4の信号のどちらか一方を補正する第2の補正手段と、

前記第1の補正手段で補正された前記第1の信号または 第2の信号と補正されない前記第1の信号または第2の 信号、および前記第2の様工手段で様工された前記第2 の信号または前記第4の信号と補正されない前記第3の 信号または前記第4の信号とに基づいて画像を形成する 画像形成手段と、

11

を具備したことを特徴とする画像形成装置。

【請求項25】 光画像情報を受光して光電変換した電気信号を1ラインの素子に蓄積する蓄積手段と、

この蓄積手段に蓄積した電気信号を前記1ラインの素子のうちラインの第1の方向の端部から偶数おきに出力し、前記1ラインの素子のうち前記第1の方向の端部から奇数おきに出力し、前記1ラインの素子のうち前記第 101の方向と反対の第2の方向から偶数おきに出力し、前記1ラインの素子のうち前記第2の方向の端部から奇数おきに出力する出力手段と、

この出力手段から出力される出力信号のうち、前記ラインの第1の方向の端部から奇数おきに出力された第1の信号と、前記ラインの第2の方向の端部から奇数おきに出力された第2の信号を増幅する第1の増幅器と、

前記出力手段から出力される出力信号のうち、前記ラインの第1の方向の端部から偶数おきに出力された第3の信号と、前記ラインの第2の方向の端部から偶数おきに 20出力された第4の信号を増幅する第2の増幅器と、

前記第1の増幅器で増幅された第1の信号と第2の信号、および前記第2の増幅器で増幅された第3の信号と第4の信号とに基づいて画像を形成する画像形成手段と、

を具備したことを特徴とする画像形成装置。

【請求項26】 光画像情報を受光して光電変換した電気信号を1ラインの素子に蓄積する蓄積手段と、

この蓄積手段に蓄積した電気信号を前記1ラインの素子のうちラインの第1の方向の端部から偶数おきに出力し、前記1ラインの素子のうち前記第1の方向の端部から奇数おきに出力し、前記1ラインの素子のうち前記第1の方向と反対の第2の方向から偶数おきに出力し、前記1ラインの素子のうち前記第2の方向の端部から奇数おきに出力する出力手段と、

この出力手段から出力される出力信号のうち、前記ラインの第1の方向の端部から奇数おきに出力された第1の信号と、前記ラインの第2の方向の端部から奇数おきに出力された第2の信号を増幅する第1の増幅器と、

前記出力手段から出力される出力信号のうち、前記ライ 40 ンの第1の方向の端部から偶数おきに出力された第3の信号と、前記ラインの第2の方向の端部から偶数おきに出力された第4の信号を増幅する第2の増幅器と、

前記第1の増幅器により増幅された前記第1の信号と前記第2の信号のうち前記蓄積手段のラインの中央位置に相当する双方の信号が一致するように、前記第1の信号および前記第2の信号のどちらか一方を補正する第1の補正手段と、

前記第2の増幅器により増幅された前記第3の信号と前 に対する画像データの各画素毎に生じる濃度勾配的な偏記第4の信号のうち前記蓄積手段のラインの中央位置に 50 差、つまり照度ムラ、CCDの受光素子(フォトダイオ

相当する双方の信号が一致するように、前記第3の信号 および前記第4の信号のどちらか一方を補正する第2の 補正手段と、

前記第1の補正手段で補正された前記第1の信号または 第2の信号と補正されない前記第1の信号または第2の 信号、および前記第2の補正手段で補正された前記第3 の信号または前記第4の信号と補正されない前記第3の 信号または前記第4の信号とに基づいて画像を形成する 画像形成手段と、

0 を具備したことを特徴とする画像形成装置。

【請求項27】 前記第1の補正手段は第1の信号および第2の信号のうちいずれか一方の信号を固定して、他方の信号を前記固定した信号に合わせるように補正し、前記第2の補正手段は前記第3の信号および第4の信号のうちいずれか一方の信号を固定して、他方の信号を前記固定した信号に合わせるように補正する請求項22、23、24、26に記載の画像形成装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、たとえば原稿の 光画像情報を受光して電気信号を出力する光電変換装置 と光電変換方法、この光電変換装置からの電気信号を処 理する画像情報処理装置と画像情報処理方法、この画像 情報処理装置を有して画像を形成する電子複写機等の画 像形成装置に関する。

[0002]

30

【従来の技術】従来、電子複写機、ファクシミリなど画像形成装置の機器において、例えば、画像読取りのCCD(光電変換素子)の制御は、読取りの速度が上がるほど画素送り出しの周波数が高くなり、その信号の取り扱いが困難になる。このためにCCDの画像領域における画素送り出しの分割を奇数(odd)と偶数(even)の2分割にして高速処理を行っている。

【0003】図15は従来の2チャンネル出力のCCDを示すもので、このようなCCDから出力される2チャンネルの信号の前処理システムは、図16に示すようにCCDの出力信号を偶数成分、奇数成分で同一の信号伝達経路(処理経路)によって処理が行われる構成となっている。

【0004】図16に示す前処理システムにおいて、信号増幅処理、AD変換処理された画像信号は、1画素8ビット(bit)のデジタル信号の状態で偶数成分、奇数成分の2チャンネルでスキャナ制御用ASICに入力され、まず最初に1チャンネルに合成処理される。つまり、これにより1ライン分の画像データはCCDの画素配列と同じ状態になる。

【0005】この1チャンネル化された画像データに対してシェーディング処理を施すことによって、画像濃度に対する画像データの各画素毎に生じる濃度勾配的な偏差。つまり照度なラーCCDの受光表子(フォトダイオ

ード等)毎の感度ばらつき、CCD内部の受光素子で発 生する暗電流の影響等が、それぞれの画素毎に補正され る。

【0006】シェーディング補正された画像データはビ ット反転され、そのまま画像処理ASICへと受け渡さ れ、ここで画像処理ASIC内部において、フィルタリ ング処理、レンジ補正処理、倍率変換(拡大、縮小)処 理、γ補正濃度変換処理、階調処理といった画像処理に よる一連のデータ加工処理が施される。

【0007】従来の2チャンネル出力CCDを用いた前 10 いう問題があった。 処理システムは、CCDの出力信号を偶数成分、奇数成 分で同一の信号伝達経路(処理経路)によって処理が行 われる構成であるため、このシステム構成にて生じる画 像濃度に影響する要因としては、照度ムラ、CCDの受 光素子毎の感度ばらつき、CCD内部の受光素子で発生 する暗電流の影響といった、いわゆる画像濃度に対する 画像データの各画素毎に生じる濃度勾配的な偏差だけで あり、この偏差の影響はシェーディング処理によって補 正されるものであった。

【0008】しかしながら、この2チャンネル出力CC Dの前処理システムの構成をベースにして、高速化対応 とした4チャンネル出力CCDを用いて前処理システム を構成した場合、そのシステム構成、CCD、アンプ (Amp) そのもののチップの内部構造上の理由によっ て生じる信号の伝達経路(処理経路)の違い、つまり回 路特性的な偏差による画像データへの影響、つまり画像 濃度に対する画像データへのリニアリティ的な偏差によ る影響を考慮する必要性があるという問題が新たに生じ る。

【0009】また、CCDの信号出力構成を比較した場 合、従来使用している2チャンネル出力CCDが、信号 出力としてCCDの1ライン分の画素信号の並び順とし て見た場合にこれら2出力は偶数成分と奇数成分それぞ れが左端の画素信号から整列化した状態(画像処理上、 適切な配列)で出力されるのに対して、高速対応CC D、つまり4チャンネル出力CCDでは信号出力として CCDの1ライン分の画素信号の並び順として見た場合 にこれら4出力は偶数成分と奇数成分それぞれについ て、左側の出力は左端の画素信号から順番に最後は中央 の画素信号、右側の出力は右端の画素信号から順番に最 40 後は中央の画素信号といった具合に出力されるため、信 号の配列が整列化されてない状態(画像処理上、不適切 な配列) になるという問題も生じる。

【0010】つまり、この2つの問題は従来のシステム 構成においては生じることのない問題、つまり高速化を 意識して構築したシステム固有の新たな問題であるた め、この問題に対する解決手段は従来のシステムには存 在しないということに問題がある。つまり新システムに おいて新規に追加しなければならない手段が発生すると いうことになる。

[0011]

【発明が解決しようとする課題】上記したように、高速 化対応として4チャンネル出力CCDを用いた際、その 前処理システム構成、CCD、アンプのチップ内部構造 上の理由によって生じる信号の伝達経路(処理経路)の 違い、つまり回路特性的な偏差による画像データへの影 響、つまり画像濃度に対する画像データへのリニアリテ ィ的な偏差が生じ、また、4チャンネル出力CCDの出 力信号の配列が整列化されていない状態で出力されると

【0012】そこで、この発明は、4チャンネル出力C CDを用いた際の画像濃度に対する画像データの偏差補 正と、画像データの信号配列を整列化することのできる 光電変換装置、光電変換方法、画像情報処理装置、画像 情報処理方法、および画像形成装置を提供することを目 的とする。

[0013]

20

30

【課題を解決するための手段】この発明の光電変換装置 は、光画像情報を受光して光電変換した電位信号を1ラ インの素子に蓄積する蓄積手段と、この蓄積手段に蓄積 した電気信号を前記1ラインの素子のうちラインの第1 の方向の端部から偶数おきに出力し、前記1ラインの素 子のうち前記第1の方向の端部から奇数おきに出力し、 前記1ラインの素子のうち前記第1の方向と反対の第2 の方向から偶数おきに出力し、前記1ラインの素子のう ち前記第2の方向の端部から奇数おきに出力する出力手 段とから構成されている。

【0014】この発明の光電変換装置は、光画像情報を 受光して光電変換した電気信号を1ラインの素子に蓄積 する蓄積手段と、この蓄積手段に蓄積された電気信号の うち、前記1ラインの素子のうちラインの第1の方向の 端部から偶数おきに蓄積された電気信号を保持する第1 の保持手段と、前記蓄積手段に蓄積された電気信号のう ち、前記1ラインの素子のうちラインの第1の方向の端 部から奇数おきに蓄積された電気信号を保持する第2の 保持手段と、前記蓄積手段に蓄積された電気信号のう ち、前記1ラインの素子のうち前記第1の方向と反対の ラインの第2の方向の端部から偶数おきに蓄積された電 気信号を保持する第3の保持手段と、前記蓄積手段に蓄 積された電気信号のうち、前記1ラインの素子のうち前 記第1の方向と反対のラインの第2の方向の端部から奇 数おきに蓄積された電気信号を保持する第4の保持手段 と、前記第1の保持手段、第2の保持手段、第3の保持 手段、第4の保持手段にそれぞれ保持されている信号を 所定の順序に並べ替えて出力する制御手段とから構成さ れている。

【0015】この発明の光電変換方法は、光画像情報を 受光して光電変換した電気信号を1ラインの素子に蓄積 するステップと、蓄積された電気信号を前記1ラインの 50 素子のうちラインの第1の方向の端部から偶数おきに出

15

カするステップと、蓄積された電気信号を前記1ライン の素子のうち前記第1の方向の端部から奇数おきに出力 するステップと、蓄積された電気信号を前記1ラインの 素子のうち前記第1の方向と反対の第2の方向から偶数 おきに出力するステップと、蓄積された電気信号を前記 1ラインの素子のうち前記第2の方向の端部から奇数お きに出力するステップとからなることを特徴とする。

【0016】この発明の画像情報処理装置は、光画像情 報を受光して光電変換した電気信号を1ラインの素子に 蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号 10 を前記1ラインの素子のうちラインの第1の方向の端部 から偶数おきに出力し、前記1ラインの素子のうち前記 第1の方向の端部から奇数おきに出力し、前記1ライン・ の素子のうち前記第1の方向と反対の第2の方向から偶 数おきに出力し、前記1ラインの素子のうち前記第2の 方向の端部から奇数おきに出力する出力手段と、この出 カ手段から出力される出力信号のうち、前記ラインの第 1の方向の端部から奇数おきに出力された第1の信号 と、前記ラインの第2の方向の端部から奇数おきに出力 された第2の信号のうち前記蓄積手段のラインの中央位 置に相当する双方の信号が一致するように、前記第1の 信号および前記第2の信号のどちらか一方を補正する第 1の補正手段と、前記出力手段から出力される出力信号 のうち、前記ラインの第1の方向の端部から偶数おきに 出力された第3の信号と、前記ラインの第2の方向の端 部から偶数おきに出力された第4の信号のうち前記蓄積 手段のラインの中央位置に相当する双方の信号が一致す るように、前記第3の信号および前記第4の信号のどち らか一方を補正する第2の補正手段とから構成されてい る。

【0017】この発明の画像情報処理装置は、光画像情 報を受光して光電変換した電気信号を1ラインの素子に 蓄積する蓄積手段と、この蓄積手段に蓄積した電気信号 を前記1ラインの素子のうちラインの第1の方向の端部 から偶数おきに出力し、前記1ラインの素子のうち前記 第1の方向の端部から奇数おきに出力し、前記1ライン の素子のうち前記第1の方向と反対の第2の方向から偶 数おきに出力し、前記1ラインの素子のうち前記第2の 方向の端部から奇数おきに出力する出力手段と、この出 カ手段から出力される出力信号のうち、前記ラインの第 40 1の方向の端部から奇数おきに出力された第1の信号 と、前記ラインの第2の方向の端部から奇数おきに出力 された第2の信号を増幅する第1の増幅器と、前記出力 手段から出力される出力信号のうち、前記ラインの第1 の方向の端部から偶数おきに出力された第3の信号と、 前記ラインの第2の方向の端部から偶数おきに出力され た第4の信号を増幅する第2の増幅器と、前記第1の増 幅器により増幅された前記第1の信号と前記第2の信号 のうち前記蓄積手段のラインの中央位置に相当する双方 の信号が一致するように、前記第1の信号および前記第 50

2の信号のどちらか一方を補正する第1の補正手段と、 前記第2の増幅器により増幅された前記第3の信号と前 記第4の信号のうち前記蓄積手段のラインの中央位置に 相当する双方の信号が一致するように、前記第3の信号 および前記第4の信号のどちらか一方を補正する第2の 補正手段とから構成されている。

【0018】この発明の画像情報処理方法は、光画像情 報を受光して光電変換した電気信号を1ラインの素子に 蓄積し、この蓄積した電気信号を前記1ラインの素子の うちラインの第1の方向の端部から偶数おきに出力し、 前記1ラインの素子のうち前記第1の方向の端部から奇 数おきに出力し、前記1ラインの素子のうち前記第1の 方向と反対の第2の方向から偶数おきに出力し、前記1 ラインの素子のうち前記第2の方向の端部から奇数おき に出力し、この出力される出力信号のうち、前記ライン の第1の方向の端部から奇数おきに出力された第1の信 号と、前記ラインの第2の方向の端部から奇数おきに出 力された第2の信号のうち前記1ラインの素子の中央位 置に相当する双方の信号が一致するように、前記第1の 信号および前記第2の信号のどちらか一方を補正し、前 記出力される出力信号のうち、前記ラインの第1の方向 の端部から偶数おきに出力された第3の信号と、前記ラ インの第2の方向の端部から偶数おきに出力された第4 の信号のうち前記1ラインの素子の中央位置に相当する 双方の信号が一致するように、前記第3の信号および前 記第4の信号のどちらか一方を補正するようにしたこと を特徴とする。

【0019】この発明の画像形成装置は、光画像情報を 受光して光電変換した電気信号を1ラインの素子に蓄積 する蓄積手段と、この蓄積手段に蓄積した電気信号を前 記1ラインの素子のうちラインの第1の方向の端部から 偶数おきに出力し、前記1ラインの素子のうち前記第1 の方向の端部から奇数おきに出力し、前記1ラインの素 子のうち前記第1の方向と反対の第2の方向から偶数お きに出力し、前記1ラインの素子のうち前記第2の方向 の端部から奇数おきに出力する出力手段と、この出力手 段から出力される出力信号のうち、前記ラインの第1の 方向の端部から奇数おきに出力された第1の信号と、前 記ラインの第2の方向の端部から奇数おきに出力された 第2の信号のうち前記蓄積手段のラインの中央位置に相 当する双方の信号が一致するように、前記第1の信号お よび前記第2の信号のどちらか一方を補正する第1の補 正手段と、前記出力手段から出力される出力信号のう ち、前記ラインの第1の方向の端部から偶数おきに出力 された第3の信号と、前記ラインの第2の方向の端部か ら偶数おきに出力された第4の信号のうち前記蓄積手段 のラインの中央位置に相当する双方の信号が一致するよ うに、前記第3の信号および前記第4の信号のどちらか 一方を補正する第2の補正手段と、前記第1の補正手段 で補正された前記第1の信号または第2の信号と補正さ

れない前記第1の信号または第2の信号、および前記第2の補正手段で補正された前記第3の信号または前記第4の信号と補正されない前記第3の信号または前記第4の信号とに基づいて画像を形成する画像形成手段とから構成されている。

17

[0020]

【発明の実施の形態】以下、この発明の一実施の形態に ついて図面を参照して説明する。

【0021】図1は、この発明の画像形成装置に係る高速化対応の4チャンネル出力CCDを用いたデジタル複 10 写機 (DPPC) の内部構造を示す断面図である。

【0022】図1に示すように、デジタル複写機は装置本体10を備え、この装置本体10内には、画像読取手段として機能するスキャナ部4、および画像形成手段として機能するプリンタ部6が設けられている。

【0023】装置本体10の上面には、読取対象物、つまり原稿Dが載置される透明なガラスからなる原稿載置台12が設けられている。また、装置本体10の上面には、原稿載置台12上に原稿を自動的に送る自動原稿送り装置7(以下、ADFと称する)が配設されている。このADF7は、原稿載置台12に対して開閉可能に配設され、原稿載置台12に載置された原稿Dを原稿載置台12に密着させる原稿押さえとしても機能する。

【0024】ADF7は、原稿Dがセットされる原稿トレイ8、原稿の有無を検出するエンプティセンサ9、原稿トレイ8から原稿を一枚づつ取り出すピックアップローラ14、取り出された原稿を搬送する給紙ローラ15、原稿の先端を整位するアライニングローラ対16、原稿載置台12のほぼ全体を覆うように配設された搬送ベルト18を備えている。そして、原稿トレイ8に上向30きにセットされた複数枚の原稿は、その最下の頁、つまり、最終頁から順に取り出され、アライニングローラ対16により整位された後、搬送ベルト18によって原稿載置台12の所定位置へ搬送される。

【0025】ADF7において、搬送ベルト18を挟んでアライニングローラ対16と反対側の端部には、反転ローラ20、非反転センサ21、フラッパ22、排紙ローラ23が配設されている。後述するスキャナ部4により画像情報の読取られた原稿Dは、搬送ベルト18により原稿載置台12上から送り出され、反転ローラ20、フラッパ21、および排紙ローラ22を介してADF7上面の原稿排紙部24上に排出される。原稿Dの裏面を読取る場合、フラッパ22を切換えることにより、搬送ベルト18によって搬送されてきた原稿Dは、反転ローラ20によって反転された後、再度搬送ベルト18により原稿載置台12上の所定位置に送られる。

【0026】装置本体10内に配設されたスキャナ部4は、原稿載置台12に載置された原稿Dを照明する光源としての露光ランプ25、および原稿Dからの反射光を所定の方向に偏向する第1のミラー26を有し、これら50

の露光ランプ25および第1のミラー26は、原稿載置台12の下方に配設された第1のキャリッジ27に取り付けられている。

【0027】第1のキャリッジ27は、原稿載置台12と平行に移動可能に配置され、図示しない歯付きベルト等を介して後述するスキャニングモータ35により、原稿載置台12の下方を往復移動される。

【0028】また、原稿載置台12の下方には、原稿載置台12と平行に移動可能な第2のキャリッジ28が配設されている。第2のキャリッジ28には、第1のミラー26により偏向された原稿Dからの反射光を順に偏向する第2および第3のミラー30、31が互いに直角に取り付けられている。第2のキャリッジ28は、第1のキャリッジ27を駆動する歯付きベルト等により、第1のキャリッジ27に対して従動されるとともに、第1のキャリッジに対して、1/2の速度で原稿載置台12に沿って平行に移動される。

【0029】また、原稿載置台12の下方には、第2のキャリッジ28上の第3のミラー31からの反射光を集取する結像レンズ32と、結像レンズにより集束された反射光を受光して光電変換する4チャンネル出力CCD(光電変換素子)34とが配設されている。結像レンズ32は、第3のミラー31により偏向された光の光軸を含む面内に、駆動機構を介して移動可能に配設され、自身が移動することで反射光を所望の倍率で結像する。そして、4チャンネル出力CCD34は、入射した反射光を光電変換し、読み取った原稿Dに対応する電気信号を出力する。

【0030】一方、プリンタ部6は、潜像形成手段として作用するレーザ露光装置40を備えている。レーザ露光装置40は、光源としての半導体レーザ41と、半導体レーザ41から出射されたレーザ光を連続的に偏向する走査部材としてのポリゴンミラー36を後述する所定の回転数で回転駆動する走査モータとしてもポリゴンモータ37と、ポリゴンミラーからのレーザ光を偏向して後述する感光体ドラム44へ導く光学系42とを備えている。このような構成のレーザ露光装置40は、装置本体10の図示しない支持フレームに固定支持されている。

40 【0031】半導体レーザ41は、スキャナ部4により 読取られた原稿Dの画像情報、あるいはファクシミリ送 受信文書情報等に応じてオン・オフ制御され、このレー ザ光はポリゴンミラー36および光学系42を介して感 光体ドラム44へ向けられ、感光体ドラム44周面を走 査することにより感光体ドラム44周面上に静電潜像を 形成する。

【0032】また、プリンタ部6は、装置本体10のほぼ中央に配設された像担持体としての回転自在な感光体ドラム44を有し、感光体ドラム44周面は、レーザ路光装置40からのレーザ光により露光され、所望の静電

潜像が形成される。感光体ドラム44の周囲には、ドラ ム周面を所定の電荷に帯電させる帯電チャージャ45、 感光体ドラム44周面上に形成された静電潜像に現像剤 としてのトナーを供給して所望の画像濃度で現像する現 像器46、後述する用紙カセットから給紙された被転写 材、つまり、コピー用紙Pを感光体ドラム44から分離 させるための剥離チャージャ47を一体に有し、感光体 ドラム44に形成されたトナー像を用紙Pに転写させる 転写チャージャ48、感光体ドラム44周面からコピー 用紙Pを剥離する剥離爪49、感光体ドラム44周面に 10 残留したトナーを清掃する清掃装置50、および、感光 体ドラム44周面の除電する除電器51が順に配置され ている。

【0033】装置本体10内の下部には、それぞれ装置 本体から引出し可能な上段力セット52、中段カセット 53、下段カセット54が互いに積層状態に配設され、 各カセット内にはサイズの異なるコピー用紙が装填され ている。これらのカセットの側方には大容量フィーダ5 5が設けられ、この大容量フィーダ55には、使用頻度 の高いサイズのコピー用紙P、例えば、A4サイズのコ 20 ピー用紙Pが約3000枚収納されている。また、大容 量フィーダ55の上方には、手差しトレイ56を兼ねた 給紙力セット57が脱着自在に装着されている。

【0034】装置本体10内には、各力セットおよび大 容量フィーダ55から感光体ドラム44と転写チャージ ャ48との間に位置した転写部を通って延びる搬送路5 8が形成され、搬送路58の終端には定着ランプ60a を有する定着装置60が設けられている。定着装置60 に対向した装置本体10の側壁には排出口61が形成さ れ、排出口61にはシングルトレイのフィニッシャ15 0が装着されている。

【0035】上段力セット52、中段力セット53、下 段力セット54、給紙力セット57の近傍および大容量 フィーダ55の近傍には、カセットあるいは大容量フィ ーダから用紙Pを一枚づつ取り出すピックアップローラ 63がそれぞれ設けられている。また、搬送路58に は、ピックアップローラ63により取り出されたコピー 用紙Pを搬送路58を通して搬送する多数の給紙ローラ 対64が設けられている。

【0036】搬送路58において感光体ドラム44の上 40 流側にはレジストローラ対65が設けられている。レジ ストローラ対65は、取り出されたコピー用紙Pの傾き を補正するとともに、感光体ドラム44上のトナー像の 先端とコピー用紙Pの先端とを整合させ、感光体ドラム 44周面の移動速度と同じ速度でコピー用紙 P を転写部 へ給紙する。レジストローラ対65の手前、つまり、給 紙ローラ64側には、コピー用紙Pの到達を検出するア ライニング前センサ66が設けられている。

【0037】ピックアップローラ63により各力セット

コピー用紙Pは、給紙ローラ対64によりレジストロー ラ対 6 5 へ送られる。そして、コピー用紙 P は、レジス トローラ対65により先端が整位された後、転写部に送 られる。

【0038】転写部において、感光体ドラム44上に形 成された現像剤像、つまり、トナー像が、転写チャージ ャ48により用紙P上に転写される。トナー像の転写さ れたコピー用紙 Pは、剥離チャージャ47および剥離爪 49の作用により感光体ドラム44周面から剥離され、 搬送路52の一部を構成する搬送ベルト67を介して定 着装置60に搬送される。そして、定着装置60によっ て現像剤像がコピー用紙Pに溶融定着さた後、コピー用 紙Pは、給紙ローラ対68および排紙ローラ対69によ り排出口61を通してフィニッシャ150上へ排出され る。

【0039】搬送路58の下方には、定着装置60を通 過したコピー用紙Pを反転して再びレジストローラ対6 5へ送る自動両面装置70が設けられている。自動両面 装置70は、コピー用紙Pを一時的に集積する一時集積 部71と、搬送路58から分岐し、定着装置60を通過 したコピー用紙Pを反転して一時集積部71に導く反転 路72と、一時集積部に集積されたコピー用紙Pを一枚 づつ取り出すピックアップローラ73と、取り出された 用紙を搬送路74を通してレジストローラ対65へ給紙 する給紙ローラ75とを備えている。また、搬送路58 と反転路72との分岐部には、コピー用紙Pを排出口6 1あるいは反転路72に選択的に振り分ける振り分けゲ ート76が設けられている。

【0040】両面コピーを行う場合、定着装置60を通 過したコピー用紙Pは、振り分けゲート76により反転 路72に導かれ、反転された状態で一時集積部71に一 時的に集積された後、ピックアップローラ73および給 紙ローラ対75により、搬送路74を通してレジストロ ーラ対 6 5 へ送られる。そして、コピー用紙 P はレジス トローラ対65により整位された後、再び転写部に送ら れ、コピー用紙Pの裏面にトナー像が転写される。その 後、コピー用紙Pは、搬送路58、定着装置60および 排紙ローラ69を介してフィニッシャ150に排紙され

【0041】フィニッシャ150は排出された一部構成 の文書を一部単位でステープル止めし貯めていくもので ある。ステープルするコピー用紙Pが一枚排出口61か ら排出される度にガイドバー151にてステープルされ る側に寄せて整合する。全てが排出され終わると紙押え アーム152が排出された一部単位のコピー用紙Pを抑 えステープラユニット(図示しない)がステープル止め を行う。その後、ガイドバー151が下がり、ステープ ル止めが終わったコピー用紙Pはその一部単位でフィニ ッシャ排出ローラ155にてそのフィニッシャ排出トレ あるいは大容量フィーダ55から1枚づつ取り出された 50 イ154に排出される。フィニッシャ排出トレイ154

の下がる量は排出されるコピー用紙Pの枚数によりある程度決められ、一部単位に排出される度にステップ的に下がる。また排出されるコピー用紙Pを整合するガイドバー151はフィニッシャ排出トレイ154上に載った既にステープル止めされたコピー用紙Pに当たらないような高さの位置にある。

【0042】また、フィニッシャ排出トレイ154は、 ソートモード時、一部ごとにシフト(たとえば、前後左 右の4つの方向へ)するシフト機構(図示しない)に接 続されている。

[0043] また、装置本体10の前面上部には、様々な複写条件並びに複写動作を開始させる複写開始信号などを入力する操作パネル380が設けられている。

【0044】次に、図2を参照してデジタル複写機の制御システムについて説明する。

【0045】デジタル複写機の制御システムは、全体は 大きく3つのブロックより成り、スキャナ部4、プリン 夕部6との間を画像処理部5で繋ぎ、デジタル複写機を 構成する基本部301と、この基本部301からの画像 データを受け取り記録し、その記録した画像データを再 20 び基本部301に転送することでメモリコピー(電子ソ ート) を実現するページメモリ部302と、このページ メモリ部302の圧縮画像データを記憶するための2次 メモリとしてのハードディスク(HD)、公衆回線を通 して外部と画像圧縮データのやり取りを行うFAXボー ド (G4/G3·FAX制御手段) 369、LANを経 由してデータのやり取りを行うLANボード(ローカル エリアネットワーク回線制御手段) 371、またそれ等 をシステムバス373とISAバス374を通して制御 する拡張部CPU361、拡張部CPU361が使用す 30 るメインメモリ361a、ISAバス374上でのDM A転送を制御するDMAC362とから成るマザーボー ド等で構成される拡張部303から構成される。

【0046】基本部301とページメモリ部302は制御データをやりとりする基本部システムインタフェース316、画像データをやりとりする基本部画像インタフェース317とで接続されている。また、ページメモリ部302と拡張部303は制御データをやりとりする拡張部システムインタフェース376、画像データをやりとりする拡張部画像インタフェース377とで接続され40ている。

【0047】基本部301は、入力手段(スキャナ部) 4、出力手段(プリンタ部)6、画像処理部5、および これらを制御する制御手段(基本部CPU)311から 構成される。

【0048】スキャナ部4は列状に配置された複数の受保存するための保存手段(HDD)365、そのインタ光素子(1ラインのCCD)からなる上述した4チャンフェースであるHD・FDインタフェース(HD・FDネル出力CCD34を有し、原稿載置台12に載置されI/F)364、ISAバス374に接続され画像デーた原稿の画像を基本部CPU311からの指示に従い1夕を電子的に保存するための保存手段(光ディスク装ライン毎に読取り、画像の濃淡を8ビットのデジタル・50置;ODD)368、そのインタフェースであるSCS

データに変換した後、スキャナインタフェース(図示しない)を介して、同期信号と共に時系列デジタル・データとして画像処理部5へ出力する。

22

[0049] 基本部CPU311は上記基本部301内の上記各手段及び後述するページメモリ部302の各手段を制御する。

【0050】ページメモリ部302は基本部301内の 基本部CPU311と拡張部303内の拡張部CPU3 61との制御情報の通信を制御したり、基本部301お よび拡張部303からのページメモリ323へのアクセ スを制御し、通信メモリ305を内蔵するシステム制御 手段304、画像データを一時的に記憶しておく記憶手 段(ページメモリ)323、ページメモリ323のアド レスを生成するアドレス制御部306、ページメモリ部 302内の各デバイス間のデータ転送を行う画像バス3 20、ページメモリ部302内の各デバイスとシステム 制御手段304との間の制御信号の転送を行う制御バス 321、画像バス320を介してページメモリ323と 他のデバイスとのデータ転送を行うときのデータ転送を 制御するデータ制御手段307、基本部画像インタフェ ース317を介して基本部301と画像データを転送す るときに画像データをインタフェースする画像データI **/F手段308、解像度の異なる機器に画像データを送** 信するときに画像データを他の機器の解像度に変換した り、解像度の異なる機器から受信した画像データを基本 部301のプリンタ部6の解像度に変換したり、2値画 像データの90度回転処理を実行する解像度変換/2値 回転手段325、ファクシミリ送信や光ディスク記憶の ように画像データを圧縮して送信したり、記憶したりす るデバイスのために入力した画像データを圧縮したり、 圧縮された形態の画像データをプリンタ部6を介して可 視化するために伸長する圧縮/伸長手段324、画像デ ータI/F手段308に接続され、プリンタ部6から画 像データを出力するときに画像データを90度あるいは - 90度回転して出力するときに使用する多値回転メモ リ309で構成される。

【0051】拡張部303は下記の拡張部303内の各デバイスを拡張部システムバス373を介して制御する制御手段(拡張部CPU)361、この拡張部CPU361が使用するメインメモリ361a、汎用的なISAバス374、拡張部システムバス373とISAバス374をインタフェースするISAバス374上でのデータ転送を制御するDMAコントローラ(DMAC)362、ISAバス374に接続され画像データを電子的に保存するための保存手段(HDD)365、そのインタフェースであるHD・FDインタフェース(HD・FDI/F)364、ISAバス374に接続され画像データを電子的に保存するための保存手段(光ディスク装置・ODD)368、そのインタフェースであるSCS

I インタフェース 3 6 7 、 L AN機能を実現するためのローカルエリアネットワーク回線制御手段(L AN) 3 7 1 、プリンタ機能を実現するためのプリンタコントローラ手段 3 7 0 、G 4 / G 3 ・F A X 制御機能を有する G 4 / / G 3 ・F A X 制御手段 3 6 9 、プリンタコントローラ手段 3 7 0 からのイメージデータをシステム画像インタフェース 3 7 7 を介してページメモリ部 3 0 2 へ出力するための拡張部画像バス 3 7 5 で構成される。

23

【0052】上記HDD365に内蔵されるハードディスクHDには、圧縮された1頁あるいは複数頁からなる 101文書ごとの圧縮イメージデータがファイルとして、その文書を検索するための検索データで管理された状態で記憶されるようになっている。

【0053】また、拡張部システムバス373には、拡 張部303に対する指示を行うキーボードとディスプレ イからなる上述した操作パネル80が接続されている。

【0054】保存手段(ODD)368はSCSIインタフェース367を介してISAバス374と接続され、拡張部CPU361はSCSIコマンドを用いて拡張部システムバス373、ISA・B/C63、ISA 20バス374を介して保存手段368を制御する。

【0055】次に、画像データI/F手段(イメージデータ制御手段)308について説明する。画像データI/F手段308は画像バス320上のデバイスでスキャナ部4あるいはプリンタ部6とページメモリ323との間の画像データ転送を画像処理部5を介して行う。また、拡張部303内の拡張部画像バス375に接続されたプリンタコントローラ370等とページメモリ323との画像データ転送も行う。

【0056】ここで、ページメモリ部302のページメ 30 モリ323は大きなメモリ空間を有したものである。

【0057】図3は、図1、図2で示したデジタル複写 機の概略構成を示すものである。すなわち、上述したよ うにスキャナ部4、画像処理部5、プリンタ部6から構 成されている。図3に示すようにデジタル複写機の場合 の原稿画像の読み込みは、原稿面に露光ランプ25で直 接光をあてて、その反射光をミラー26、30、31、 結像レンズ32を用いて4チャンネル出力CCD34ま で導き、4チャンネル出力CCD34によってこの光画 像データを光電変換することによって複数(例えば60 0 d p i の場合 7 5 0 0 個) のそれぞれの受光素子毎に 電荷信号に置き換えられる。この電荷信号は、4チャン ネル出力CCD34内部の後述するCCDアナログシフ トレジスタによってアナログ信号として順番に転送出力 される。上記HDD365に内蔵されるハードディスク HDには、圧縮された1頁あるいは複数頁からなる1文 書ごとの圧縮イメージデータがファイルとして、その文 書を検索するための検索データで管理された状態で記憶 されるようになっている。

【0058】また、拡張部システムバス373には、拡502、113、114が4つ存在する。したがってCCD

張部303に対する指示を行うキーボードとディスプレイからなる上述した操作パネル80が接続されている。【0059】保存手段(ODD)368はSCSIインタフェース367を介してISAバス374と接続され、拡張部CPU361はSCSIコマンドを用いて拡張部システムバス373、ISA・B/C63、ISAバス374を介して保存手段368を制御する。

【0060】次に、画像データI/F手段(イメージデータ制御手段)308について説明する。画像データI/F手段308は画像バス320上のデバイスでスキャナ部4あるいはプリンタ部6とページメモリ323との間の画像データ転送を画像処理部5を介して行う。また、拡張部303内の拡張部画像バス375に接続されたプリンタコントローラ370等とページメモリ323との画像データ転送も行う。

【0061】ここで、ページメモリ部302のページメモリ323は大きなメモリ空間を有したものである。

【0062】図3は、図1、図2で示したデジタル複写機の概略構成を示すものである。すなわち、上述したようにスキャナ部4、画像処理部5、プリンタ部6から構成されている。図3に示すようにデジタル複写機の場合の原稿画像の読み込みは、原稿面に露光ランプ25で直接光をあてて、その反射光をミラー26、30、31、結像レンズ32を用いて4チャンネル出力CCD34まで導き、4チャンネル出力CCD34によってこの光画像データを光電変換することによって複数(例えば600dpiの場合7500個)のそれぞれの受光素子毎に電荷信号に置き換えられる。この電荷信号は、4チャンネル出力CCD34内部の後述するCCDアナログシフトレジスタによってアナログ信号として順番に転送出力される。

【0063】図3に示すように、図2で示した制御システムは、4チャンネル出力CCD34を含んだ読み込み制御部81、ページメモリボード82、編集ボード83、画像処理部84と書き込み制御処理部85、レーザ駆動部87、ポリゴンモータドライブ88で構成され、半導体レーザ41からのレーザ光がポリゴンミラー36で偏向されて感光体ドラム44へ導かれるように構成されている。

【0064】図4は、4 チャンネル出力 C C D 3 4 の構成を詳細に示したもので、順番に配列された受光素子(フォトダイオード等)S $1\sim$ S 7 5 0 0 、シフトゲート 1 0 1 、シフトゲート 1 0 2 、C C D アナログシフトレジスタ 1 1 1 1 1 1 4 、出力バッファ 1 2 1 1 2 4 で構成される。

【0065】図4に示すように4チャンネル出力CCD34の場合は、信号出力が偶数成分と奇数成分を、さらにそれぞれを左右に分割して4系統の出力構成としているため、CCDアナログシフトレジスタ111、11

アナログシフトレジスタ111によって奇数成分の左端 の受光素子による信号より順番に転送出力され、アナロ グシフトレジスタ112によって偶数成分の左端の受光 素子による信号より順番に転送出力され、アナログシフ トレジスタ113によって奇数成分の右端の受光素子に よる信号より順番に転送出力され、アナログシフトレジ スタ114によって偶数成分の右端の受光素子による信 号より順番に転送出力されることになる。

【0066】また、奇数成分、偶数成分それぞれの左右 から出力される最後の信号は、受光素子S1~S750 10 0の中央にて、となりあわせてならぶ受光素子S374 9, S3750, S3751, S3752による信号と なる。この4チャンネル出力CCD34を駆動するため に必要な制御信号(転送クロック、シフトゲート信号、 リセット信号、クランプ信号)は後述する高速スキャナ 制御ASICのCCD駆動機能により生成される。

【0067】図5は、読み込み制御部81に搭載される 4 チャンネル出力 C C D 3 4 における画像データの転送 を行う前処理システム130と高速スキャナ制御ASI C135の構成を示すものである。なお、、前処理シス 20 テム130は、アンプ131、132、A/Dコンバー タ133、134とから構成されている。

【0068】前処理システム130において、4チャン ネル出力CCD34から出力されたアナログ信号はアン プ(Amp:アナログ信号処理集積回路)131、13 2において画素信号毎にサンプリングして信号増幅す る。

【0069】ここで使用するアンプ131、132は、 1チップで2チャンネル分の処理が並列(パラレル)で 可能である。アンプ131には、4チャンネル出力CC 30 D34の画素信号の奇数成分の左右2チャンネル(出力 端子OS1、OS3)を入力し、アンプ132には4チ ャンネル出力CCD34の画素信号の偶数成分の左右2 チャンネル (出力端子OS2、OS4) を入力としてい

【0070】それぞれのアンプ131,132内部にお いては、4チャンネル出力CCD34の左右からの2チ ャンネルの画素信号が並列で処理(サンプリングおよび 信号増幅)され、そのあと1チャンネルに合成(マルチ プレクス) する。すなわち、アンプ131においては奇 40 数成分の左右の信号を合成して1チャンネルに、アンプ 132においては偶数成分の左右の信号を合成して1チ ャンネルにし、それぞれアンプ131、132より出力 するという方式をとっている。

【0071】これはアンプ131では4チャンネル出力 CCD34の奇数成分の左右の画素信号をまとめて処理 し、アンプ132では4チャンネル出力CCD34の偶 数成分の左右の画素信号をまとめて処理するという構成 であり、このような構成をとることによって4チャンネ ル出力 C C D 3 4 の出力信号の偶数成分、奇数成分、そ 50 スキャナ制御 A S I C 1 3 5 は、バス幅変換回路 1 4

れぞれの左右の信号の歪みがアンプ(131、132) のチップ間のバラツキ(チップ差による回路特性のばら つき)に依存しないようにするための配慮となってい る。

【0072】また、この場合、アンプ131、132か らの信号出力レートは、アンプ131、132への信号 入力レートの2倍となる。このアンプ131、132よ り出力される信号処理上適切なレベルまで増幅された画 素毎のアナログ信号は、A/Dコンバータ(ADC13 3、134)によってAD変換されてデジタル信号とな

【0073】アンプ131は、4チャンネル出力CCD 34から出力された奇数成分の左右2チャンネルの画素 信号をそれぞれ並列でサンプリングして信号増幅し、さ らにこの信号を1チャンネルに合成し、このアンプ13 1より出力されるアナログ信号についてはA/Dコンバ ータ133によってAD変換するようになっている。ま た、アンプ132は、4チャンネル出力CCD34から 出力された偶数成分の左右2チャンネルの画素信号をそ れぞれ並列でサンプリングして信号増幅し、さらにこの 信号を1チャンネルに合成し、このアンプ132より出 力されるアナログ信号についてはA/Dコンバータ13 4によってAD変換するようになっている。また、ここ で使用するA/Dコンバータ133、134の分解能 は、8ビット(bit:256ステップ)なので、画素 データとしては1画素あたり8ビットデータとなる。

【0074】このように4チャンネル出力CCD34に て読込まれた画像情報(光画像データとして4チャンネ ル出力 C C D 3 4 に入力されるもの) に基づいて 4 チャ ンネル出力CCD34より出力される画素信号(アナロ グ信号)をアンプ131、132にて信号増幅および合 成し、その信号をA/Dコンバータ133、134によ ってAD変換してデジタル信号にするといった一連の処 理をスキャナ部4における前処理と呼び、前処理システ ム130を構成する。

【0075】また、アンプ131、132を駆動するた めに必要な制御信号(サンプルホールドパルス、合成信 号、クランプ信号) およびA/Dコンバータ133、1 34においてAD変換処理に必要なAD変換用クロック については、高速スキャナ制御ASIC135の前処理 LSI駆動機能より生成される。このようにして前処理 を施された画像情報に基づく画素信号(1画素あたり8 ビットデータ、以下画像データと記述する)は、高速ス キャナ制御ASIC135へと入力され、高速スキャナ 制御ASIC135内部においてシェーディング補正処 理および本発明である左右補正処理、ラスタ変換処理が 施される。

【0076】図6は、本発明に係る高速スキャナ制御A SIC135の構成を示すものである。すなわち、高速

40

っている。

27

0、シェーディング補正回路141、142、143、 144、バスセレクト回路(SEL)145、146、 147、148、左右補正回路160、ビット反転回路 161、162、163、164、およびラスタ変換回 路165から構成されている。

【0077】前処理システム130で前処理が施された 画像データは、DOAX (8ビット:奇数成分の左右合 成されたデータ) およびDOBX (8ビット: 偶数成分 の左右合成されたデータ)として2チャンネルで高速ス キャナ制御ASIC135に入力される。

【0078】高速スキャナ制御ASIC135内部にお ける全ての処理は、前処理システム130においてデジ タル化された画像データに対して行われるものである。 これらの画像データは、まずバス幅変換回路140を通 ることにより奇数成分、偶数成分それぞれにおいて左の データと右のデータに分けられる。即ち、奇数成分の左 右合成されたデータであるDOAX(8ビット)は、バ ス幅変換回路140によりDOA1X(8ビット: 奇数 成分の左のデータ)とDOA2X(8ビット:奇数成分 の右のデータ)に分解され、偶数成分の左右合成された 20 データであるDOBX (8ビット) はバス幅変換回路1 40によりDOB1X(8ビット: 偶数成分の左のデー タ) とDOB2X(8ビット:偶数成分の右のデータ) に分解される。

【0079】従って、バス幅変換回路140によって2 チャンネルで入力される画像データは4チャンネルに分 解されるため、例えば、画像データのデータレートが2 チャンネルで1チャンネル当り40MHzとしてDOA X、DOBXより入力された場合、バス幅変換処理後の 出力としての画像データは4チャンネルで1チャンネル 30 当り20MHzとしてDOA1X、DOA2X、DOB 1X、DOB2Xに変換された状態で出力され、次段に 入力されることになる。

【0080】バス幅変換処理により分解されたそれぞれ の画像データDOA1X(8ビット:奇数成分の左のデ ータ)、DOA2X(8ビット: 奇数成分の右のデー タ)、DOB1X(8ビット:偶数成分の左のデー タ)、DOB2X(8ピット:偶数成分の右のデータ) は、シェーディング補正回路141、142、143、 144によりシェーディング補正処理が施される。ま た、図に示すように高速スキャナ制御ASIC135の 場合、シェーディング補正回路を4つ準備することによ り、バス幅変換処理された4チャンネルの画像データD OA1X, DOA2X, DOB1X, DOB2X&71 ぞれ並列で同時に処理できるような構成をとっている。

【0081】ここでシェーディング補正機能について簡 単に説明する。シェーディング補正には白レベルシェー ディング補正と黒レベルシェーディング補正があり、こ の高速スキャナ制御ASIC135の機能としては両方 の補正に対応したアルゴリズムに基づいた回路構成とな 50 送用) 111、CCDアナログシフトレジスタ (左偶数

【0082】白レベルシェーディング補正とは、4チャ ンネル出力CCD34で読込んだ原稿上の読取データ (画像データ)をあらかじめ4チャンネル出力CCD3 4により読込んだ白基準データで各画素毎に割ることに より、原稿上の読取データ(画像データ)を画素毎に正 規化(補正)する。これにより照度むらおよび4チャン ネル出力CCD34の受光素子毎の感度ばらつきを補正 することができる。

28

【0083】黒レベルシェーディング補正とは、黒レベ ルを歪ませる主な要因である4チャンネル出力CCD3 4内部の受光素子で発生する暗電流の影響等対して、4 チャンネル出力 C C D 3 4 で読込んだ原稿上の読取デー 夕(画像データ)と白基準データより、あらかじめ4チ ャンネル出力CCD34により読込んだ黒基準データを 各画素毎に減ずることによりキャンセル(補正)するも のである。

【0084】シェーディング補正されたそれぞれの画像 データは、本発明である左右補正回路160によって偶 数成分、奇数成分それぞれの左右のデータに対して補正 処理され、そのあとビット反転回路161、162、1 63、164でピット反転して、本発明であるラスタ変 換回路165によって画像データの並び順の整列化処理 が行われる。

【0085】このように高速スキャナ制御ASIC13 5内部においてこれら一連の処理が施された画像データ は、AIDTAX (8ピット)、AIDTBX (8ピッ ト)、AIDTCX(8ビット)、AIDTDX(8ビ ット)として高速スキャナ制御ASIC135より出力 され、画像処理ASIC84へと受け渡される。画像処 理ASIC84に入力された画像データは、画像処理A SIC84内部において、フィルタリング処理、レンジ 補正処理、倍率変換(拡大、縮小)処理、γ補正濃度変 換処理、階調処理といった画像処理による一連のデータ 加工処理が施される。

【0086】図7は、左右補正回路160の構成を示す ものである。左右補正回路160は、補正メモリ用チッ プイネーブル発生回路170、バスセレクト回路(SE L) 171, 172, 173, 174, 175, 17 6、左右補正用のメモリ180、およびバスセレクト回 路(SEL) 181、182、183、184、185 から構成されている。この左右補正回路160は、CP U-IF回路177を介して制御される。

【0087】前述したように、高速デジタル複写機の読 取りスキャナ用として使用する高速対応ラインセンサ (4チャンネル出力 C C D 3 4) は、高速化という要求 仕様に対応するため図4で示したように、受光素子S1 ~S7500により光電変換された電荷信号を4組のC CDアナログシフトレジスタ(左奇数成分の電荷信号移 成分の電荷信号移送用) 1 1 2、CCDアナログシフトレジスタ(右奇数成分の電荷信号移送用) 1 1 3、CCDアナログシフトレジスタ(右偶数成分の電荷信号移送用) 1 1 4を用いて、その左右両側に配置された 4 組の出力バッファ(左偶数成分の信号出力駆動用) 1 2 1、出力バッファ(左偶数成分の信号出力駆動用) 1 2 2、出力バッファ(右奇数成分の信号出力駆動用) 1 2 3、出力バッファ(右偶数成分の信号出力駆動用) 1 2 4によって 4 チャンネル出力 CCD 3 4 の 1 ライン分の画素信号(例えば 6 0 0 d p i の場合 7 5 0 0 画素分の画素 10信号)を 4 系統に分割して出力するといった構成をとっている。

【0088】また、このような構成により、奇数成分、偶数成分それぞれの左右から出力される最後の画素信号は、4チャンネル出力CCD34の中央にてとなりあわせてならぶ受光素子S3749, S3750, S3751, S3752による信号となっている。従って、4チャンネル出力CCD34の場合、信号出力構成として4チャンネル出力CCD34の1ライン分の画素信号は、偶数成分、奇数成分のそれぞれについて左右別々の出力20パッファ(121と123、122と124)により駆動されて出力されることになるため、信号の伝達経路はまず4チャンネル出力CCD34の出力段において明らかに4系統に別れることになる。

【0089】また、4チャンネル出力CCD34より出力された画素信号(アナログ信号)は、前述した前処理システム130によって信号増幅、AD変換され、画像データとしてデジタル化されるわけであるが、ここにおいても前処理システム130としての構成の仕方によって信号の伝達経路が1から4系統の間で任意に変わって30くる。

【0090】従って、光画像信号として4チャンネル出力CCD34に入力される画像情報は、4チャンネル出力CCD34内部の複数の受光素子(S1~S7500)毎に光電変換され電荷信号になるわけであるが、このときその読取りの対象となる原稿上の画像情報として原稿の反射率が同一濃度である光画像信号を各受光素子(S1~S7500)によって光電変換した電荷信号であっても、この電荷信号の伝達経路(処理経路)が異なってしまうと4チャンネル出力CCD34内部および前40処理システム130の回路特性的な偏差によって、画素信号間(画像データ)において歪みが生じてしまう可能性がある。

【0091】現に、この回路特性の偏差による悪影響は、それをコピーとして印刷した場合、図19に示す従来の2チャンネル出力CCDを用いた前処理システムのようにCCDの出力信号を偶数成分、奇数成分で同一の信号伝達経路(処理経路)による処理の場合は印刷された画像上に平均濃度差として現れないのに対して、図5に示した高速デジタル複写機用の4チャンネル出力CC 50

D34を用いた前処理システム130のように偶数成分、奇数成分のそれぞれを更に左右に分割するような信号伝達経路(処理経路)による処理になると、印刷された画像上において目視にて確認できるレベルで左右に平均濃度差として現れてしまうのをシミュレーションにより確認している。

【0092】つまり、奇数成分、偶数成分の信号伝達経路(処理経路)が異なることについてはさほど重要ではないが、ここで問題視すべき点は、高速化対応された4チャンネル出力CCD34を用いた場合、左右の信号伝達経路(処理経路)は本来同一であることが望ましいということである。もしこれが4チャンネル出力CCD34、前処理システム130の構成として可能であれば回路特性による偏差の悪影響に対して特別な対応は必要としない。

【0093】しかし、物理的に可能なシステム構成としては、図5に示した前処理システム130の構成であるが、CCDについては4チャンネル出力CCD34の構造上、受光素子S1~S7500により光電変換された電荷信号を4組のCCDアナログシフトレジスタ111、112、113、114を用いて、その左右両側に配置された4組の出力バッファ121、122、123、124によってCCD34の1ライン分の画素信号を4系統に分割して出力する。このため、ここでそれぞれのCCDアナログシフトレジスタ(111、112、113、114)の伝達効率、出力バッファ(121、122、123、124)の特性等による偏差が生じる

【0094】図5に示すように4チャンネル出力CCD34からの出力信号に対して、奇数成分の左右の信号についてはアンプ131でまとめて処理し、偶数成分の左右の信号についてはアンプ132でまとめて処理するといった構成をとっている。これにより、アンプ131とアンプ132のチップ差にて生じるアンプ内部の回路特性の偏差が左右の信号に対して影響しないように配慮している

【0095】しかし、それぞれ1つのチップとして考えた場合、アンプ(131、132)内部においては、アンプ(131、132)内部の回路構成上、サンプリング処理、信号増幅処理は2チャンネルの入力信号に対して並列処理つまり回路が2系統存在するため、左右の信号の伝達経路はアンプ(131、132)内部においては異なることになる。したがってチップ内部の2系統の回路間においては、特性の偏差が生じることが考えられる。

【0096】A/Dコンバータ133、134については、奇数成分、偶数成分それぞれ左右の信号の変換経路は同一となる構成とするよう配慮している。すなわち、奇数成分の左右の信号(アンプ131において1チャンネルに合成された状態)はA/Dコンバータ133によ

50

ってAD変換処理し、偶数成分の左右の信号(アンプ1 32において1チャンネルに合成された状態) はA/D コンバータ134によってAD変換処理するといった構 成にしているため、左右の信号に対する回路特性による 偏差の影響はないと考える。

31

【0097】よって、図5で示した高速デジタル複写機 のための4チャンネル出力CCD34、前処理システム 130の構成において、システム構成的には組み合わせ によってチップ間のばらつきによる影響がないよう配慮 することはできる。

【0098】しかし、4チャンネル出力CCD34、ア ンプ131、132で説明したように、チップそのもの の内部構造上の理由において生じる回路特性的な偏差に よる左右の画像データへの悪影響(画像濃度に対する画 像データのリニアリティ的な偏差によって生じる左右の 濃度差) についてはやはり外部においてなんらかの補正 手段を設けなければ対応できないのが事実である。この 手段こそが本発明である左右補正回路160であり、こ の回路としては高速スキャナ制御ASIC135の一回 路として配置されることになる。

【0099】この左右補正回路160の処理の位置づけ としては、図7に示すように高速スキャナ制御ASIC 135の内部において、シェーディング補正回路14 1、142、143、144のあとに位置し、かつ画像 データ処理の流れとして画像処理ASIC84によるフ ィルタリング処理、レンジ補正処理、倍率変換(拡大、 縮小) 処理、γ補正濃度変換処理、階調処理といった画 像処理による一連のデータ加工処理が施されるまえに位 置するものとする。

るとして、これより左右補正回路160の構成について 説明する。

【0101】左右補正回路160における左右補正は、 メモリ180を使用したデータ変換テーブル方式による ものである。つまり、変換したいデータ(この場合画像 データ)をメモリ180のアドレスに入力し、変換後の データはメモリ180のデータ出力より、あらかじめメ モリ180のそれぞれのアドレスに対してセットされた データ(補正後のデータ)が代わりに出力されることで 変換処理を行なうというものである。

【0102】したがって、高速スキャナ制御ASIC1 35内部において取り扱う画像データは、1画素8ビッ ト、分解能256ステップ(00HからFFH)のデジ タル信号なので、この画像データに対してデータ変換テ ーブル用に準備するメモリ180としては256ワード (word) *8ピットということになる。

【0103】左右補正回路160は、このような256 ワード*8ビットの2ポートRAMであるメモリ18 0、チップイネーブル発生回路170、バスセレクト回 路171、172、173、174、175、176、

181、182、183、184、185により構成さ れ、CPU-IF回路177を介して制御される。この メモリ180は、高速スキャナ制御ASIC135内部 でのデータ処理によるアクセスモード(データ補正処 理)と基本部CPU(外部)311からのアクセスモー ド(変換テーブル用のデータセット)がモード設定信号 (メモリアクセスモード設定信号: DAMにより設定) により切換えられようになっている。

32

【0104】さらに、左右補正実行選択(左右補正設定 10 信号: LRAD J により設定) も設定できるようになっ ているため、画像データを左右補正しない状態で次段の 処理に流すことも可能となっている(この場合の画像デ 一夕の経路を破線(Dにて示す)。また、各種モードの設 定については、図示しないモード設定用レジスタが高速 スキャナ制御ASIC135内部に準備されており、こ れらのレジスタは全て基本部 CPU (外部) 311から の設定変更が可能となっている。

【0105】まず、メモリ180が高速スキャナ制御A SIC135内部でのデータ処理によるアクセスモード (データ補正処理が可能な状態) でかつ左右補正設定信 号が補正する場合、メモリ180に高速スキャナ制御A SIC135内部の画像データバスが接続される。

【0106】つまり、前処理システム130においてデ ジタル化され、2チャンネルで高速スキャナ制御ASI C135に入力される画像データは、まずバス幅変換回 路140によって最初に4チャンネル(奇数成分の左デ ータ、奇数成分の右データ、偶数成分の左データ、偶数 成分の右データ)に分解され、それぞれの画像データ は、並列で4チャンネル同時にシェーディング補正回路 【0100】この位置づけの意味については後程説明す 30 141、142、143、144でシェーディング補正 処理される。

> 【0107】このシェーディング補正後の4チャンネル それぞれの画像データのうち、奇数成分の左右どちらか 片チャンネル、例えば右データバス、偶数成分の左右ど ちらか片チャンネル、例えば右データバスの2チャンネ ルについて補正用のメモリ180に接続されるようなバ スセレクト回路171~175, 181~184になっ ている。すなわち、破線①で示すバスラインがディセー プル状態になり、太線実線で示すように、奇数成分の左 40 右どちらか片チャンネル、例えば右データ(左右補正前 の画像データ)はメモリ180のポートAのアドレス入 カAAXに接続され、そのデータに対する変換後のデー タ(左右補正後の画像データ)はポートAのデータ出力 AOXより出力され、偶数成分の左右どちらか片チャン ネル、例えば右データ(左右補正前の画像データ)は補 正メモリのポートBのアドレス入力BAXに接続され、 そのデータに対する変換後のデータ(左右補正後の画像 データ) はポートBのデータ出力BOXより出力される ことになる。

【0108】つまり、偶数成分、奇数成分のそれぞれ左

右どちらか片チャンネル、例えば右データ対してメモリ 180によるデータ変換テーブルを用いたデータ操作が できるようになっている。また、これでわかるようにメモリ180によるデータ変換テーブルを用いたデータ操作は、4チャンネルの画像データのうち偶数成分、奇数 成分のそれぞれの左右のどちらか片チャンネルについて 行なうためのメモリとして2チャンネル分の入出力が必要であり、かつその2チャンネルの画像データは同一の データ変換テーブルによって並列に処理 (メモリアクセス) することを目的とするため、これらの条件を満たす 102ポートタイプのメモリを使用している。

33

【0109】この方式による左右のデータ補正の考え方の大きなポイントのひとつとしては、偶数成分、奇数成分のそれぞれ左右どちらか片チャンネル、例えば左データを基準として考え、それに対するもう一方のチャンネル、例えば左データを基準とした場合は右データを補正メモリによるデータ変換テーブルを用いてデータ操作する。つまり、左右どちらか片チャンネルだけをデータ操作することによりあわせ込んでいくことで、画像濃度に対する左右の画像データのリニアリティ的な偏差を矯正 20 (補正) するということにある。

【0110】次に、この左右補正処理の配置位置の持つ意味について説明する。

【0111】前処理システム130によってデジタル化 され、高速スキャナ制御ASIC135において内部処 理を施される前の画像データは、画像濃度に対する画像 データの各画素毎に生じる濃度勾配的な偏差、つまり照 度ムラ、4チャンネル出力CCD34の受光素子毎の感 度ばらつき、4チャンネル出力 CCD 34 内部の受光素 子S1~S7500、およびCCDアナログシフトレジ 30 スタ111~114で発生する暗電流の影響をそれぞれ の画素毎に含んだ状態の画像データであり、かつこれに 加えて今回の高速対応のための4チャンネル出力CCD 34、前処理システム130の構成において生じる固有 の偏差である画像濃度に対する左右の画像データ間に生 じるリニアリティ的な偏差、つまり4チャンネル出力C CD34、前処理システム130における左右の信号伝 達経路(処理経路)が異なることによって生じる回路特 性の偏差の影響を含むものである。

【0112】また、この2つの偏差による影響は、画像 40 データへの作用の仕方が異なる。つまり、画像濃度に対する画像データの各画素毎に生じる濃度勾配的な偏差の影響が画像データの各画素毎に作用するのに対して画像濃度に対する左右の画像データ間(信号伝達経路間(処理経路間))に生じるリニアリティ的な偏差の影響は信号伝達経路毎(処理経路毎)に作用する。

【0113】つまり、ある2つの信号伝達経路(処理経路)A,B(この場合左右)があって、これらの信号伝達経路間(処理経路間)に回路特性的な偏差が生じた場合、例えば信号伝達経路(処理経路)Aを基準として考 50

えれば、もう一方の信号伝達経路(処理経路) Bに回路 特性による偏差が作用したことになり、このときこの偏 差による影響は信号伝達経路(処理経路) Bにおいて伝 達(処理) される画素信号全てに対してある一定量で均 一に作用すると考えられる。

【0114】したがって、前処理システム130においてデジタル化された画像データの含むこれらの性格の異なる2つの偏差による影響(画像濃度に対する画像データの各画素毎に生じる濃度勾配的な偏差の影響と画像濃度に対する左右の画像データ間(信号伝達経路間(処理経路間))に生じるリニアリティ的な偏差の影響)は、別々の補正手段により補正すべきものであると考える。

【0115】つまり、画像濃度に対する画像データの各画素毎に生じる濃度勾配的な偏差の影響については、シェーディング補正機能により補正し、画像濃度に対する左右の画像データ間(信号伝達経路間(処理経路間))に生じるリニアリティ的な偏差の影響を本発明である左右補正回路160により補正するという考え方である。

【0116】この考え方に基づき、高速スキャナ制御ASIC135内部における画像データに対する処理の構成(処理の流れ)として、図6に示すようにまずシェーディング補正回路141~144を配置することにより画像データに対してシェーディング補正を施し、そのシェーディング補正された状態の画像データに対して左右補正回路160を配置することにより左右補正を施す構成をとるものとし、かつこれら2つの補正処理は、画像処理ASIC84によるフィルタリング処理、レンジ補正処理、倍率変換(拡大、縮小)処理、 γ 補正濃度変換処理、階調処理といった画像処理による一連のデータ加工処理が施されるまえに行われるものである。

【0117】また、このような処理構成にすることにはもうひとつ大きな意味がある。つまりこの処理構成により本発明である左右補正回路160による方式が、補正機能として有効な働きを示すものになることである。

【0118】このような処理構成により、前処理システム130によってデジタル化され、高速スキャナ制御ASIC135において内部処理を施される前の画像濃度に対する画像データの各画素毎に生じる濃度勾配的な偏差の影響と画像濃度に対する左右の画像データ間(信号伝達経路間(処理経路間))に生じるリニアリティ的な偏差の影響を含んだ画像データは、まずシェーディング補正処理により画像濃度に対する画像データの各画素毎に生じる濃度勾配的な偏差の影響が補正される。

【0119】つまり、画像データは、シェーディング補正処理された時点で各画素毎に作用する偏差の要因、つまり画素毎のばらつきが補正される。即ち、シェーディング補正により各画素毎にばらつきをもった画素信号により形成される4チャンネル出力CCD34からの画像信号を全ての画素に対して正規化(規格化)、つまり前処理システム130においてA/Dコンバータ133、

(19)

134によるAD変換後のデジタル化された画素信号 (この場合1画素8ビットのデジタル信号である画素信 号)は、全て1つの横軸を原稿に対する光の反射率(0 %→100%:黒→白)、縦軸を信号値(この場合、画 素信号は8ビットのデジタル信号なので00H→FF H:黒→白)とした規格テーブル上において直線的に表 現される。

【0120】そもそも本発明である左右補正回路160 を用いた方式は、メモリ180を使用したデータ変換テ ーブル方式、つまり入力されてくる画像データの信号値 10 (この場合8ビットのデジタル信号なので00H→FF H) をあらかじめメモリ180にセットした値(補正 値)に置き換えて出力するといった方式、つまり、信号 値そのものに対してある値からある値に、この場合取り 扱う信号が8ビットのデジタル信号なので00HからF FHの範囲で置き換えるような1つのデータ変換テープ ルを用いて行なうものである。

【0121】したがってこの方式は、信号伝達経路毎 (処理経路毎) に作用し、かつ補正処理を施す方の信号 伝達経路(処理経路毎)により伝達(処理)される画像 20 データを形成する画素信号全てに対してある一定量で均 一に作用する画像濃度に対する左右の画像データ間(信 号伝達経路間(処理経路間))に生じるリニアリティ的 な偏差の影響を補正することを目的とした方式であり、 画素毎のばらつきを含んだものに対する画素毎の補正を 目的としたものではないため、この方式を用いて補正処 理を行なう場合、画像データの持つ各画素毎のばらつ き、つまり画像濃度に対する画像データの各画素毎に生 じる濃度勾配的な偏差の影響をあらかじめシェーディン グ補正によってキャンセルしておく必要があるわけであ 30

【0122】また、シェーディング補正された画像デー 夕は、結果として前記にて説明したように全ての画素信 号について正規化(規格化)された状態であるため、本 発明である左右補正の方式、つまり信号値そのものに対 してある値からある値に、この場合取り扱う信号が8ビ ットのデジタル信号なので00日からFFHの範囲で置 き換えるような1つのデータ変換テーブルを、補正を必 要とする信号伝達経路(処理経路)において伝達(処 理) される画像データを形成する全ての画素信号の信号 40 値に対して、共通で使用することが可能になるわけであ

【0123】ここが、本発明である左右補正回路160 のもうひとつの大きなポイントとなる。つまり、まずシ ェーディング補正によって各画素毎のばらつき、つまり 画像濃度に対する画像データの各画素毎に生じる濃度勾 配的な偏差の影響を補正した(つまり正規化(規格化) された) 画像データに対して、本発明である左右補正の 方式、つまり信号値そのものに対してある値からある値 に(この場合取り扱う信号が8ビットのデジタル信号な 50 ないのかというところから図8、図9を用いて説明す

ので00HからFFHの範囲)置き換えるような1つの データ変換テーブルを、補正を必要とする信号伝達経路 (処理経路) において伝達(処理) される画像データを 形成する全ての画素信号の信号値に対して、共通で使用 することによって補正することが可能ということであ

【0124】また、これら処理は、4チャンネル出力C CD34、前処理システム130によって生じる2つの 偏差の影響を補正するのが目的であるため、当然このあ との画像処理ASIC84によるフィルタリング処理、 レンジ補正処理、倍率変換(拡大、縮小)処理、γ補正 濃度変換処理、階調処理といった画像処理による一連の データ加工処理よりまえに施すべき処理であるというこ とである。

【0125】次に、本発明である左右補正回路160に おけるメモリ180への変換テーブル用データ(補正デ **ータ)のセット方法について説明する。**

【0126】前記においてもふれたがメモリ180は、 高速スキャナ制御ASIC135内部でのデータ処理に よるアクセスモード(データ補正処理)と基本部CPU (外部) 311からのアクセスモード(変換テーブル用 のデータセット)とがモード設定信号(メモリアクセス モード設定信号: DAMにより設定) により切換えられ ようになっている。

【0127】したがって、メモリ180が基本部CPU (外部) 311からのアクセスモード (基本部CPU3 11より変換テーブル用のデータのセットが可能な状 態)の場合、図7に示すように、高速スキャナ制御AS IC135内部のCPU-IF回路177を介してメモ リ180には基本部CPU(外部)311からのアドレ ス、データバスが接続される。つまり、破線②で示すラ インがイネーブル状態となるので、このとき、基本部C PU(外部) 311は左右の画像データ間に生じた偏差 に基づいて生成した変換テーブル用の補正データをメモ リ180にセット (ライト) する方法である。

【0128】また、基本部CPU(外部)311からメ モリ180へのアクセスは、リード/ライト可能なので メモリ180内のデータを参照することもできるように なっている。

【0129】次に、ラスタ変換回路165について説明

【0130】このラスタ変換回路165の機能も、高速 デジタル複写機の読取りスキャナ用として高速対応ライ ンセンサ、つまり4チャンネル出力CCD34を使用す ることによって必要となる固有の機能である。ラスタ変 換回路165の目的は、画像データの配列操作による整 列化、つまり並び換えである。

【0131】ここで、なぜ4チャンネル出力CCD34 を使用すると、画像データの並び換えをしなくてはなら

る。

【0132】図8に、従来の2チャンネル出力CCDを用いた場合のデータ配列の流れ、図9に、本発明の4チャンネル出力CCD34を用いた場合のデータ配列の流れをそれぞれ示す。2チャンネル出力CCDの画素の配列は図8、4チャンネル出力CCDの画素の配列は図9にそれぞれ配列1として示すように、ダミー画素と有効画素により構成される。

【0133】これは、読取りの対象となる原稿の画像情報は、有効画素により有効画素信号としてCCDより出 10力されるものであり、これらの有効画素は600dpi対応のCCDとしては7500画素(S1~S7500)存在する。この有効画素は、配列1に示すように左側をS1として右側へS7500といった具合に順番に配列された状態になっており、この有効画素の配列については従来の2チャンネル出力CCDも本発明の4チャンネル出力CCD34も同様である。つまり、受光素子(S1~S7500)の物理的な配列である。

【0134】図3を用いて説明したように、高速デジタル複写機の場合における原稿画像の読み込みは、原稿面 20 に直接光をあてて、その反射光をミラー26、30、31、結像レンズ32を用いて4チャンネル出力CCD34によってこの光画像データつまり画像情報を光電変換することによってまずそれぞれの受光素子毎、つまり有効画素毎に電荷信号に置き換えられ、この信号が有効画素信号として4チャンネル出力CCD34より出力される。また、この読取り光学系の構造としては、原稿の左右と4チャンネル出力CCD34の左右が対応するような構造、つまりCCDによって読取られる方向、つまり、主走査方向に 30 おける原稿の左右は配列1に示す4チャンネル出力CCD34の有効画素の左右の配列と対応するようになっている。

【0135】したがって画像処理ASIC84によるフィルタリング処理、レンジ補正処理、倍率変換(拡大、縮小)処理、γ補正濃度変換処理、階調処理といった画像処理による一連のデータ加工処理のアルゴリズムの根本的な概念として、画像処理ASIC84に入力される画像データのデータ配列(主走査方向に対する1ライン分の画素単位のデータ配列)、つまり主走査方向におけ 40るライン毎の画像情報としての画像データは、4チャンネル出力CCD34の画素配列、つまり配列1に示す配列と同じ、またはそれと同等の整列化された状態の配列であることが前提となっている。

【0136】つまり、画像処理ASIC84による一連のデータ加工処理におけるそれぞれのデータ操作のアルゴリズムは配列1と同じ、またはそれと同等の整列化された状態のデータ配列で入力されてくる画像データに対して成立するものである。

【0137】従来の方式、つまり2チャンネル出力CC 50

Dを使用した場合のシステムにおいては、図8に示すようにCCDの画素配列とスキャナ制御ASICより画像処理ASICに出力される画像データの配列、つまり配列1と配列3はイコールとなっている。

【0138】つまり、従来の2チャンネル出力CCDを使用した場合のシステムにおいては、まずCCDより出力される信号はCCDにおける画素配列、つまり配列1に対して偶数成分、奇数成分にて2チャンネルに分割して配列2に示すように、出力端子OS1として奇数画素による有効画素信号を左側の有効画素S1をスタート方向をとして、以降、順番にS3、S5、…、S7495、S7497、S7499(エンド方向としての最右側の有効画素)といった具合に出力し、出力端子OS2として偶数画素による有効画素信号を左側の有効画素S2をスタート方向をとして以降順番にS4、S6、…、S7496、S7498、S7500(エンド方向としての最右側の有効画素)といった具合に出力され、この配列のまま2チャンネルでスキャナ制御ASICに入力される。

【0139】入力された2チャンネルの画像データはまずスキャナ制御ASIC内部において1チャンネルに合成(マルチプレクス)される。つまり、画像データは配列3に示す状態になり、この状態でスキャナ制御ASIC内部での処理、つまり配列3に示すようなデータ配列の画像データは、シェーディング補正処理が施され、ビット反転されたあとAIDTXとしてそのまま画像処理ASICへと受け渡されるようになっているため、配列1から配列3までの間においてはデータ操作による整列化つまり並び換えのための処理をとくに必要としないことがわかる。

【0140】これに対して図9に示す本発明の4チャンネル出力CCD34を用いた高速対応システムの場合、まず4チャンネル出力CCD34における画素配列、つまり配列1に対して偶数成分、奇数成分とここまでは2チャンネル出力CCDと同じだが、これをさらに4チャンネル出力CCD34の中央を境にしてそれぞれ左右に分割して配列2に示すように出力端子OS1として奇数画素による有効画素信号を左側の有効画素S1をスタート方向をとして、以降順番にS3、S5、…、S3745、S3747、S3749(エンド方向としての中央の有効画素)といった具合に出力する。

【0141】同様に、出力端子OS2として偶数画素による有効画素信号を左側の有効画素S2をスタート方向をとして、以降順番にS4、S6、…、S3746、S3748、S3750(エンド方向としての中央の有効画素)といった具合に出力する。

【0142】同様に、出力端子OS3として奇数画素による有効画素信号を右側の有効画素S7499をスタート方向をとして、以降順番にS7497、S7495、

…、S3755、S3753、S3751 (エンド方向 としての中央の有効画素) といった具合に出力する。

【0143】同様に、出力端子OS4として偶数画素による有効画素信号を右側の有効画素S7500をスタート方向をとして、以降順番にS7498、S7496、…、S3756、S3754、S3752(エンド方向としての中央の有効画素)といった具合に出力する。

【0144】これら4チャンネルの信号は、前処理システム130においてアンプ131、132内部でそれぞれ奇数成分の左右、つまり出力端子OS1と出力端子O10S3を1チャンネルに合成、偶数成分の左右、つまり出力端子OS2と出力端子OS4を1チャンネルに合成し、この状態で偶数成分、奇数成分として2チャンネルで高速スキャナASIC135に入力される。

【0145】入力された2チャンネルの画像データは、まず高速スキャナASIC135内部において図6に示すようにバス幅変換回路140の処理によって、再度画像データの配列が配列2と同じ状態の4チャンネルに分解される。

【0146】この状態で4チャンネルそれぞれに対し 20 て、高速スキャナASIC135内部での処理、つまり配列2に示すデータ配列の4チャンネルそれぞれの画像データに対して並列で同時にシェーディング補正回路141~144によるシェーディング補正処理、左右補正回路160による左右補正処理が施され、それぞれビット反転回路161~164によるビット反転した状態でこれら4チャンネルの画像データがラスタ変換回路165によって画像データの配列操作による整列化、つまり並び換え処理を行なうことによって配列3に示す状態にして、つまり配列2の状態を配列3の状態に変換してA30IDTAX、AIDTBX、AIDTCX、AIDTDXの4チャンネル構成の画像データとして画像処理ASIC84へと受け渡すといった構成をとる。

【0147】まずここで、画像処理ASIC84に受け渡す画像データが従来の1チャンネルに対して4チャンネル構成になっている理由だが、これは高速デジタル複写機の場合、当然、画像処理速度に対しても高速化が要求される。したがって4チャンネル出力CCD34からの1ライン分の画像データを1チャンネルで処理した場合、画素あたりのデータ転送レート、つまり処理速度が40非常に高速になってしまうためハード的な処理に対する各種マージン不足が生じることになる。

【0148】したがってこれを解消するために1ライン分の画像データを4チャンネルに分解し、それぞれを同時に並列処理することで対応する方式をとっている。つまり、4チャンネルで並列処理することにより、画素あたりのデータ転送レートつまり処理速度を1/4にする。例えば、1チャンネルで80 M処理の場合、1チャンネルあたり 20 M処理の4チャンネル並列処理で、取り扱う情報量としては同じとなる。

【0149】したがって、4チャンネル出力CCD34を用いた高速対応システムの場合、配列3としてのデータ出力構成が4チャンネルとなるため、従来の2チャンネル出力CCDを用いたシステムのように配列1と配列3とのデータ配列の関係を全くのイコールにできなくなる。

【0150】また、配列2の状態で内部処理を施された画像データをそのまま画像処理ASIC84に受け渡さず、本発明であるラスタ変換回路165によって、配列3の状態に変換してから受け渡す理由としては前記でも説明したように画像処理ASIC84による一連のデータ加工処理におけるそれぞれのデータ操作のアルゴリズムは配列1と同じ、またはそれと同等の整列化された状態のデータ配列で入力されてくる画像データに対して成立するという条件に基づいている。

【0151】つまり、配列2は、画像処理ASIC84による一連のデータ加工処理に対して不適切なデータ配列ということであり、配列3を配列1と同等の整列化された状態のデータ配列と定義するということである。したがって、4チャンネル出力CCD34を用いた高速対応システムの場合、配列1に対して配列2を配列3に並び換えることを本発明であるラスタ変換回路165におけるデータ操作による整列化つまり並び換え処理の定義とし、あらかじめ高速スキャナ制御ASIC135と画像処理ASIC84間のインターフェース仕様として取り決めるものとする。

【0152】次に、ラスタ変換回路165の構成、動作について説明する。

【0153】図10は、ラスタ変換回路165の構成を示すものである。ラスタ変換回路165は、ラインメモリ(LMA)90、ラインメモリ(LMB)91、およびメモリ制御回路92から構成されている。ラインメモリ90とラインメモリ91は、メモリA~Hで構成されている。また、ラスタ変換回路165には、基本部CPU(外部)311からメモリアクセスを可能とするCPU-IF回路166が接続されている。

【0154】本発明におけるラスタ変換は専用に準備したメモリを使用して、そのメモリ制御によってデータ配列を操作、つまり並び換えを行なうものである。ハード構成としては図10に示すように、メモリは1024ワード(word)*8ピット(bit)のRAM8個を組み合わせてひとつのラインメモリとして構成し、それを2ライン分準備(LMA90、LMB91)したものと、そのメモリ制御回路92により構成される。メモリ制御回路92は、構成としてアドレス発生回路(アップ、ダウン)92a、バスセレクト回路92b、チップイネーブル発生回路92cからなる。

【0155】また、メモリ容量を1ライン分8192ワードとしているのは、本発明であるラスタ変換機能が、 50 画像データをライン単位で処理、つまり1ライン分の画

42

像データを全て一度メモリにたくわえ(メモリへのデータライト処理)、そのデータをメモリから出力(メモリからのデータリード処理)する際にデータ配列を並び換えるといった方式であるためであり、またこれを2ライン分準備(LMA90、LMB91)しているのは、これらを交互にアクセスすることによって画像データをライン単位で連続的に処理、つまりライン単位でのメモリへのデータライト処理とメモリからのデータリード処理を、同時にかつ非同期的に可能にするためである。例えば、LMB90に対してデータライト処理をしている時は、同時かつ非同期的にLMA91に対してデータリード処理をするということである。

【0156】次に、実際の並び換えの動作について説明する。

【0157】高速スキャナ制御ASIC135内部において、4チャンネルのそれぞれの画像データ(DOA1X、DOA2X、DOB1X、DOB2X)はシェーディング補正処理、左右補正処理を施され、ビット反転された状態で本発明であるラスタ変換回路165に伝達される。

【0158】この際のデータ配列は、図9に示す配列2の状態である。まずこれらのデータはラインメモリ90、91にたくわえられるわけであるが、このときのデータライト処理におけるメモリアクセス動作について図11を用いて説明する。

【0159】本実施例において取り扱う1ライン分の画像データを形成する画素データ数は、7504画素(CCDの有効画素数:7500画素+ダミー画素:4画素)とする。前記でもふれたが、このラインメモリ90、91は、1024ワード*8ビットのRAMを8個、つまりメモリA、B、C、D、E、F、G、Hを組み合わせることによって構成している。したがって8個それぞれが独立した入出力ポートを持つ、つまり8個それぞれが独立したアクセスが可能である。

【0160】これら8個のメモリを図11に示すように4個づつグルーピング、つまりメモリA,B,C,Dをグループ1、メモリE,F,G,Hをグループ2として考える。まず、バスセレクト回路92bを用いて、4チャンネルそれぞれの画像データバスは、グループ1のそれぞれのメモリ(A,B,C,D)のデータ入力ポート40に接続され、4チャンネルそれぞれの画像データの先頭画素データ(4個のダミーデータ)がグループ1のそれぞれのメモリ(A,B,C,D)のアドレス000H番地に同時にライトされる。つぎに4チャンネルそれぞれの画像データバスは、グループ2のそれぞれのメモリ

(E, F, G, H) のデータ入力ポートに接続され、4 チャンネルそれぞれの画像データのつぎの画素データつまりS1, S2, S7499, S7500がグループ2のそれぞれのメモリ(E, F, G, H) のアドレス000 H番地に同時にライトされる。

【0161】このようにして4チャンネルの画像データバスをグループ1のメモリ(A, B, C, D)のデータ入力ポートとグループ2のメモリ(E, F, G, H)のデータ入力ポートとで画素データ毎に交互に接続を切換え、かつグループ1とグループ2のアドレス発生回路92aによってメモリアドレスをカウントアップさせながら順番にメモリ(A~H)に画素データをライトしていき、この動作を画像データの最終画素データがグループ2のそれぞれのメモリ(E~H)にライトされるまで繰り返す。

【0162】この様子をタイミングチャートで示したものが図12である。この図12で示すように、この処理はクロック同期によって4チャンネルそれぞれの画像データを形成するそれぞれの画素データがグループ1のメモリ(A、B、C、D)とグループ2のメモリ(E、F、G、H)に交互にライトされるものである。白で示す画素データがグループ1にライトされるデータ、斜線で示す画素データがグループ2にライトされるデータである。また、このタイミングチャートをみてもわかるように、2つにグルーピングしたメモリ(A、B、C、DとE、F、G、H)を交互にアクセスすることによって、ひとつのグループのメモリとして見た場合、メモリのアクセススピードつまりライトサイクルは、画像データの転送レートの1/2となっている。

【0163】つまり、メモリに対するハード的なタイミングマージンが有利な方向に作用しているということである。またメモリに対するライト開始タイミングのトリガはHDEN(主走査方向画像有効信号)によりとるものとする。

【0164】この処理が1ライン分の画像データに対して終了したときの8個のそれぞれのメモリA、B、C、D、E、F、G、H内の画素データの配列状態を図11に示す。これをみてわかるように1ライン分の画像データを形成する画素データ数7504画素に対して、8個のそれぞれのメモリA、B、C、D、E、F、G、Hには偶数成分の左の画素データ、偶数成分の右の画素データ、奇数成分の右の画素データがそれぞれ別々に4画素おきに均等数つまりメモリ1個あたりにつき、メモリアドレス000H番地から3A9H番地の空間に938画素分のデータがたくわえられることになる。

【0165】つぎにこのラインメモリ(90、91)にたくわえられた1ライン分の画像データをメモリより出力する際に、4チャンネルの出力画像データ(AIDTAX、AIDTBX、AIDTCX、AIDTDX)の配列として整列化した状態、つまり図9に示す配列3になるようにメモリの読み出し制御を行なうわけであるが、このときのデータリード処理におけるメモリアクセス動作について図13を用いて説明する。

i0 【0166】データリード処理においてもデータライト

44

処理同様、8個のメモリを4個ずつグルーピングするわ けだが、その組み合わせはデータライト処理の時とは異 なる。つまり、図13に示すように、メモリA, B, E, Fをグループ1、メモリG, H, C, Dをグループ 2として考える。まず、4チャンネルの出力画像データ バスは、グループ1のそれぞれのメモリ(A, B, E, F) のデータ出力ポートに接続され、4チャンネルそれ ぞれの出力用画像データの先頭画素データとしてグルー プ1のそれぞれのメモリ(A, B, E, F)のアドレス 000H番地のデータである2個のダミーデータとS 1, S2が同時にリードされる。以降グループ1のメモ リA、B、E、Fに対してグループ1のアドレス発生回 路92aによってメモリアドレスをカウントアップさせ ながら順番にメモリA, B, E, F内のデータをリード していき、グループ1のそれぞれのメモリ(A, B, E, F)内にたくわえられた全てのデータのリードが終 了したら、つまりメモリアドレス3A9H番地のデータ S3747, S3748, S3749, S3750 \textit{z}\textit{c} リードが終了したら、今度は4チャンネルの出力画像デ ータバスをグループ2のそれぞれのメモリ(G, H, C, D) のデータ出力ポートに接続を切換える。

[0167] JW-J10 AE, F)から最後にリードしたデータ、つまりメモリア ドレス3A9H番地のS3747, S3748, S37 49、S3750につづけてグループ2を構成するそれ ぞれのメモリ(G, H, C, D)に、データライト処理 によって最後にライトされたデータ、つまりメモリアド レス3A9H番地のデータS3751, S3752, S 3753, S3754よりリードしていく。以降グルー プ2のメモリG, H, C, Dについてはグループ2のア 30 ドレス発生回路92aによって、3A9H番地をスター トアドレスとしてメモリアドレスをカウントダウンさせ ながら順番にメモリG, H, C, D内のデータをリード していき、グループ2のそれぞれのメモリ(G, H, C, D) 内にたくわえられた全てのデータの最後にリー ドされるデータつまりメモリアドレス000H番地のデ ータS7499, S7500と2個のダミーデータまで リード処理をつづける。

【0168】この様子をタイミングチャートで示したものが図14である。この図14に示すように、この処理 40はクロック同期によって4チャンネルそれぞれの出力画像データを形成するそれぞれの画素データグループ1のメモリA,B,E,F内のデータをすべてリードしたのち、グループ2のメモリG,H,C,D内のデータを全てリードするものである。またメモリに対するリード開始のタイミングのトリガはRDSTA(読み出し開始信号)によるものとする。このようにして1ライン分の画像データはラスタ変換回路165によって、専用のラインメモリ(LMA90,LMB91)に対してデータライト処理→データリード処理を行なうことによって画素 50

データの配列が操作され、図9に示す配列2を配列3の 状態に並び換えられることになる。

【0169】また、このラインメモリ(LMA90, LMB91)を2本準備することで、上記処理をラインメモリ(LMA90, LMB91)間にて交互に行なうことで、画像データをライン単位で連続的に処理することが可能になる。

【0170】このようにして、4チャンネル出力CCD34により出力された画像信号は、画像処理による一連のデータ加工処理を行なうのに適切なデータ配列に変換された、つまり整列化された画像データとして高速スキャナ用ASIC135より画像処理ASIC84へと受け渡される。

【0171】以上説明したように上記発明の実施の形態によれば、4チャンネル出力CCDを用いた前処理システムを構築した場合に生じる、そのシステム構成、CCD、アンプのチップ内部構造上の理由によって生じる信号の伝達経路(処理経路)の違い、つまり回路特性的な偏差による画像データへの影響、つまり画像濃度に対する画像データへのリニアリティ的な偏差の補正をすることができる。

【0172】また、CCDの信号出力構成、つまり4チャンネル出力CCDは信号出力としてCCDの1ライン分の画素信号の並び順として見た場合にこれら4出力は偶数成分と奇数成分それぞれについて、左側の出力は左端の画素信号から順番に最後は中央の画素信号、右側の出力は右端の画素信号から順番に最後は中央の画素信号といった具合に出力されるため、信号の配列が整列化されてない状態、つまり画像処理上で不適切な配列となることを解消する、つまり画像処理による一連のデータ加工処理を行うのに適切なデータ配列に変換された、つまり整列化された画像データとなるわけである。

【0173】また、高速処理のために4分割処理を行った場合でも、データの整列性を保つことができるものである。

[0174]

【発明の効果】以上詳述したようにこの発明によれば、 4 チャンネル出力 C C D を用いた際の画像濃度に対する 画像データの偏差補正と、画像データの信号配列を整列 化することのできる光電変換装置、光電変換方法、画像 情報処理装置、画像情報処理方法、および画像形成装置 を提供することができる。

【図面の簡単な説明】

【図1】この発明の画像形成装置に係るデジタル複写機 の内部構造を示す断面図。

【図2】 デジタル複写機の制御システムを示すプロック図。

【図3】図1で示したデジタル複写機の概略構成を示す 図.

【図4】4チャンネル出力CCDの構成を示す図。

【図5】前処理システムと高速スキャナ制御ASICの 構成を示す図。

45

【図6】高速スキャナ制御ASICの構成を示すプロック図。

【図7】左右補正回路の構成を示す図。

【図8】従来の2チャンネル出力CCDを用いた場合の データ配列の流れを示す図。

【図9】本発明の4チャンネル出力CCDを用いた場合のデータ配列の流れを示す図。

【図10】ラスタ変換回路の構成を示す図。

【図11】データライト処理におけるメモリアクセス動作を説明するための図。

【図12】データライト処理におけるメモリアクセス動作を説明するためのタイミングチャート。

【図13】データリード処理におけるメモリアクセス動作を説明するための図。

【図14】データリード処理におけるメモリアクセス動作を説明するためのタイミングチャート。

【図15】従来の2チャンネル出力CCDを示す図。

【図16】従来の前処理システムとスキャナ制御用ASICを説明するための図。

【符号の説明】

4…スキャナ部

5 …画像処理部

6…プリンタ部

34…4チャンネル出力CCD

8 4 …画像処理ASIC

90、91…ラインメモリ

10 92…メモリ制御回路

130…前処理システム

135…高速スキャナ制御ASIC

141、142、143、144…シェーディング補正 回路


160…左右補正回路

161、162、163、164…ピット反転回路


165…ラスタ変換回路

180…メモリ


【図1】




【図15】




[図2]




[図3]







【図5】




[図6]




[図7]




【図8】




【図9】





【図10】




【図11】







【図16】



THIS PAGE BLANK (USPTO)